Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Скачиваний:
23
Добавлен:
21.02.2014
Размер:
70.21 Кб
Скачать

Микропроцессор К580 представляет собой изготовленную по n-МОП технологии БИС, содержащую около 5 тыс. транзисторов. БИС микро­процессора реализована на кремниевом кристалле размером около 30 мм2, заключенном в корпус с 40 выводами. Длина слова микро­процессора — 8 разрядов. Тактовая частота МП — 2 МГц. Уровни на­пряжения питания +5, —5, + 12 В.

Микропроцессор К580 предназначен для работы с памятью (посто­янной и оперативной) с общей емкостью до 64 Кбайт. Память имеет байтовую структуру — возможна адресация в памяти любого байта. Ширина выборки из памяти — 1 байт. При обращении к памяти ис­пользуются 16-разрядные (двухбайтные). адреса.

При создании малоразрядных микропроцессоров (в МП К580 сло­во имеет всего 8 разрядов) возникают трудности с выбором структуры и формата команд. Достижение высокого быстродействия МП облег­чается, если формат команды совпадает с длиной слова МП. Однако в коротком 8-разрядном слове невозможно разместить всю командную информацию, необходимую для реализации достаточно гибкой системы команд (МП К580 выполняет 70 различных команд, не считая их мо­дификаций), при довольно большом размере адресного пространства памяти (в МП К580 — 64 К адресов). С другой стороны, использование многословных (многобайтных) форматов команд связано со снижением быстродействия МП. В более общем плане следует отметить, что име­ются трудности при ограниченных аппаратурных ресурсах МП для создания прибора, обладающего широкими вычислительными и логичес­кими возможностями.

Указанные затруднения преодолеваются с помощью эффективных технологических, структурных и схемотехнических решений, а также специальных приемов кодирования команд и адресации операндов.

Организация МП К580 отмечена следующими основными особен­ностями:

трехшинной структурой с шинами данных, адреса и управления;

магистральным принципом связей, реализованным в виде связы­вающей основные узлы МП двунаправленной шины данных, имеющей ширину (8 разрядов), равную длине слов, обрабатываемых микропро­цессором;

наличием регистровой памяти, образованной программно-доступны­ми общими и специализированными регистрами (счетчик команд, указа­тель стека, указатель данных), а также регистрами временного хране­ния;

наличием средств организации стековой памяти (регистр — указа­тель стека, схемы выполнения операций инкрементации — декрементации, специальных команд стековых операций);

наличием 16-разрядной шины адреса, обеспечивающей возможность прямой адресации любого байта в памяти емкостью 64 Кбайт;

наличием операций над двухбайтными словами (16-разрядными числами, адресами), что обеспечивается специальными командами, тандемными (двух- или трехбайтными) передачами;

использованием трех форматов команд (однобайтного, двухбайт­ного и трехбайтного) и разнообразных способов адресации (подразуме­ваемой, прямой, регистровой, косвенной, непосредственной, стековой), позволивших при коротком 8-разрядном слове иметь достаточно гибкую систему команд;

возможностью реализации векторного многоуровневого приоритет­ного прерывания путем подключения к МП специальной дополнительной БИС (контроллера прерываний);

возможностью реализации в МП режима прямого доступа к памя­ти путем подключения специальной дополнительной БИС (контроллера прямого доступа);

наличием эффективных средств работы с подпрограммами и обра­ботки запросов прерываний (стековая память, специальные команды вызова подпрограмм и возврата из подпрограмм, в том числе условного).

Отмеченные особенности организация микропроцессора разъясня­ются при дальнейшем изложении.

МП имеет три шины: 8-раз­рядную двунаправленную внутреннюю шину данных (ШД), 16-разрядную адресную шину (ША) и шину управления (ШУ).

Внутренняя шина данных яв­ляется магистралью, по которой могут обмениваться данными все подключенные к ней блоки (узлы) МП. Одновременно по шине дан­ных осуществляется обмен только между двумя узлами МП. Таким образом, узлы МП, подсоединен­ные к шине данных, разделяют эту шину во времени.

Шина управления содержит линии для передачи управляющих сигналов, признаков состояния процессора и периферийных устройств, в том числе линии: синхронизации передачи и иден­тификации информации, переда­ваемой по шине данных; сигналов, информирующих МП о готовности, периферийных устройств; сигнала запроса прерывания от перифе­рийных устройств и сигнала раз­решения прерывания и др.

При рассмотрении структуры МП можно выделить следующие ее части: блок регистров, арифметическо-логическое устройство (АЛУ), буферные схемы, управ­ляющее устройство.

4.2.1. Блок регистров

Микропроцессор К580 содержит программно-доступные 8-разряд­ные регистры: регистр-аккумулятор; общие регистры (регистры общего назначения РОН) В, С, D, Е; регистр признаков F и 16-разрядные спе­циализированные регистры: счетчик команд СК; регистр-указатель сте­ка УС; сдвоенный регистр косвенного адреса HL (Н — регистр старше­го полуадреса, L — регистр младшего полуадреса). Кроме того, име­ются непосредственно недоступные программе регистры; 8-разрядные регистры временного хранения T,W, Z; 8-разрядний регистр команды; 16-разрядный регистр адреса РА. Имеется возможность использования со­держимого пар регистров В и С, D и Е, Н и L как составных слов двойной длины.

Общие регистры используются для хранения операндов, промежу­точных и конечных результатов, а также "адресов и индексов при кос­венной и индексной адресациях.

Блок регистров имеет в своем составе особый регистр-аккумулятор. Аккумулятор используется в качестве источника одного из операндов и места, где фиксируется результат операции. В команде аккумулятор в явном виде не адресуется. На использование аккумулятора в опера­ции указывает код операции команды. Иначе говоря, в отношении ак­кумулятора применяется подразумеваемая адресация, что позволяет применять одноадресные команды, имеющие сравнительно короткий формат.

Для того, чтобы аккумулятор мог одновременно являться регистром операнда и регистром результата операции, он строится на основе двухступенчатых триггеров. (Следует отметить, что некоторые МП для повышения производительности имеют несколько аккумуляторов.)

По отношению к другим программно-доступным регистрам приме­няется или подразумеваемая, или укороченная (регистровая) адресация, задаваемая коротким номером регистра .

Использование аккумулятора и общих регистров позволяет при вы­полнении команд уменьшить количество обращений к памяти и тем самым повысить быстродействие МП.

Наличие в блоке регистров специализированного регистра косвен­ного адреса HL позволяет иметь команды с Подразумеваемой косвен­ной адресацией, т.е. без указания в команде номера регистра, храня­щего исполнительный адрес .

Особенностью блока регистров МП является наличие в его составе схемы инкрементора / декрементора, которая производит над содержи­мым регистров (без привлечения АЛУ) операцию прибавления / вычи­тания 1. Схема инкрементора / декрементора позволяет реализовать про­цедуры автоматического задания приращений при операциях с адресами не только в регистре-указателе стека, но и в счетчике команд.

При выполнении операций в МП возникает потребность в кратко­временном хранении некоторых операндов и результатов выполнения операций. Для этой цели служат регистры временного хранения данных Т, W и Z. Использование регистров временного хранения позволяет МП за один цикл выполнения команды реализовать, например, такую операцию, как обмен содержимым двух регистров.

Буферные регистры временного хранения данных построены по простейшему принципу динамического хранения переменных на емко­стях затворов МОП-транзисторов. Они позволяют простейшими аппаратными средствами выполнять довольно сложные операции «перета­совки» данных не только между общими регистрами, но и между ре­гистрами, аккумулятором и памятью.

Для повышения эффективности операций со словами двойной дли­ны и операций формирования и пересылок двухбайтных адресов име­ется возможность оперировать с содержимым пар регистров В и С, D и Е, Н и L как с составными словами двойной длины, т. е. в МП автоматически выполняется операция конкатенации над содержимым пары регистров. При этом реализуются так называемые тандемные пе­ресылки, состоящие в передаче в цикле выполнения команды последо­вательно друг за другом 2 байт информации.

В состав блока регистров входит регистр-защелка адреса памяти РА. Собственно регистр адреса недоступен программисту. Однако лю­бая пара регистров (ВС, DE, HL) может быть использована для задания адресов команд и данных в программе. Этот адрес под воз­действием соответствующих команд не только может быть загружен в регистр-защелку адреса, но и модифицирован (посредством схемы инкрементор / декрементор) в процессе загрузки. Регистр-защелка адре­са передает адрес в буферную схему и далее в шину адреса.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.