4.9 Контроллер прямого доступа к памяти кр580вт57

БИС программируемого контроллера прямого доступа к памяти КР580ВТ57 предназначена для организации высоко­скоростного обмена данными

между па­мятью и внешними устройствами, выпол­няемого по инициативе внешнего устрой­ства. Контроллер прямого доступа к памяти (КПДП) генерирует управляю­щие сигналы, необходимые для организа­ции обмена. КПДП содержит четыре ка­нала прямого доступа, каждый из ко­торых обеспечивает передачу блока данных размером до 16 Кбайт с произвольным начальным адресом в диапа­зоне от 0 до 64 Кбайт.

В состав БИС входят: двунаправленный двустабильный буфер данных ВD, предназна­ченный для обмена информацией между микропроцессором и контроллером прямого доступа к памяти; схема управления чте­нием/записью RWCU, адресующая вну­тренние регистры КПДП и управляющая обменом по шине D (7-0); блок управле­ния СU, содержащий регистры режима и состояния КПДП и обеспечивающий последовательность операций, необходи­мую для организации режима прямого доступа к памяти; блок управления при­оритетами РСU, обеспечивающий определенный порядок обслуживания запро­сов внешних устройств; четыре канала прямого доступа СН0 - СН3, каждый из которых содержит регистр адреса ячейки памяти, с которой производится обмен, и счетчик циклов обмена, два старших разряда которого отведены для задания операций обмена.

Рисунок 22 – Условное графическое изображение КПДП КР580ВТ57

При подключении КПДП к шинам микро ЭВМ младший байт адреса выдается по линиям А (3-0) и А (7-4), а старший байт через шину D (7-0), поэтому КПДП обычно подключается вместе с буферным регистром.

Режим расширенной записи EW=1 увеличивает за счет смещения переднего фронта длительность сигналов I/OW и MEMW, генерируемых КПДП. Это позволяет ВУ, формирующему сигнал READY по фронту сигнала записи, уменьшить время охлаждения и увеличить скорость обмена.

В режиме автозагрузки AL=1 может работать только второй канал, использую содержимое своих внутренних регистров и внутренних регистров третьего канала.

Схема под­ключения контроллера прямого доступа к памяти к системной шине с использованием буферного регистра К589ИР12 показана на рисунке 17.

КР580ВТ57

AB

CB

DB

A (3-0)

A (7-4)

A (8-15)

CS

A (3-0)

A (7-0)

К589ИР12

I/0R

I/0W

MEMR

MEMRW

HOLD

HLDA

CLK2

READY

RESET

ADSTB

AEN

D (7-0)

I/0R

I/0W

MEMR

MEMRW

HLDA

HRQ

READY

RESET

CLK

DC

MARK

DACK3

DRQ3

DACK2

DRQ2

DACK1

DRQ1

DACK0

DRQ0

Рисунок 23 – Схема подключения контроллера прямого доступа к памяти к

системной шине с использованием буферного регистра

К589ИР12

Таблица 17 — Описание выводов контроллера прямого доступа к памяти КР580ВТ57

№ вывода	Обозначение		Наименование	Назначение	Тип сигнала	Состояние
	Англ.	Рус.
1	2	3	4	5	6	7
21;22; 23;26; 27;28; 29;30	D(7-0)	Д0 - Д7	Шина данных	Входы/выходы данных для обмена с МП	вх/вых	1,0,в.с.
1	I/OR	ЧТ.В.	Чтение ввода/вывода	Разрешает чтение информации из КПДП в МП;	вход	0
Продолжение таблицы 17
1	2	3	4	5	6	7
2	I/OW	ЗП.В.	Запись ввода/вывода	Разрешает программирование КПДП; выходной сигнал L-уровня разрешает запись в ВУ	вход	0
35;34;33;32	A(3-0)	A(3-0)	Шина адреса	Двунаправленные тристабильные адресные выводы	вх/вых	1,0,в.с
11	CS	ВК	Выбор кристалла	Выбор микросхемы	вход	0
40;39;38;37	A(7-4)	A(7-4)	Шина адреса	Тристабильные адресные выходы	выход	1,0,в.с
6	READY	ГОТ	Готовность	Готовность — входной сигнал Н-уровня указывает на готовность к обмену	вход	1
10	HRQ	З.ЗХ.	Запрос захвата	Запрос захвата — выходной сигнал Н-уровня указывает на запрос о доступе КПДП к системным шинам	выход	1
7	HLDA	П.ЗХ.	Подтверждение захвата	Подтверждение захвата — входной сигнал Н-уровня	вход	1
3	MEMR	ЧТ.П.	Чтение из памяти	Разрешает чтение из ячейки памяти, адресуемой КПДП	выход	0
4	MEMW	ЗП.П	Запись в память	Разрешает запись в ячейку, адресуемую КПДП	выход	0
9	AEN	РА	Разрешение адреса	Используется для блокировки некоторых шин адреса и данных	выход	1
8	ADSTB	СТБА	Строб адреса	Сигнал Н-уровня указывает на нахождение на шине D(7—0) старшего байта адреса ЗУ	выход	1
36	TC	КБ	Конец счета	Определяет выполнение последнего цикла	выход	1
Продолжение таблицы 17
1	2	3	4	5	6	7
5	MARK	МАРК	Маркер	Указывает, что до конца передаваемого блока необходимо выполнить число циклов обмена, кратное 128	выход	1
16;17;18;19	DRQ3-DRQ0	ЗПДП3-ЗПДП0	Запросы прямого доступа к памяти	Запросы прямого доступа к памяти каналов СН3-СН0; сигнал Н-уровня указывает на запрос от ВУ	вход	1
12	CLK	ВХ	Импульс синхронизации	Вход тактовых импульсов	вход	1
13	RESET	СБР	Сброс	Вход установки 0	вход	1
15;14;24;25	DACK3-DACK0	ППДП3-ППДП0	Подтверждение запросов ПДП	Сигнал L-уровня указывает на разрешение обмена	выход	1
31	UСС	UИП	Сигнал питания	Напряжение питания ( + 5 В)	-	-
20	GND	ОБЩ	Сигнал питания	Напряжение питания (0 В)	-	-

Электрические параметры микросхемы КР580ВТ57 при температуре окружающей среды 25±10°С:

- выходное напряжение логического нуля U_OL, В менее 0,45;

- выходное напряжение логической единицы U_OH, В более 2,4;

- ток потребления I_СС, мА менее 100;

- ток утечки на входах I_IL, мкА менее 1,5;

- ток утечки на управляемых выводах I_ОL, мкА 1,5.