Разработка принципиальной схемы

Рис.1. Структурная схема ЭМС

В структурной схеме ЭМС (рис. 1) процессорный модуль является ведущим узлом. Под его управлением работают модули клавиатуры и стробов, задания пара­метров синтеза и генераторов тона. Модуль клавиа­туры связывает процессор с клавиатурой и формирует строб-сигналы для каждого из шести каналов. Модуль задания параметров синтеза вырабатывает вектор управляющих напряжений, определяющий значения про­граммируемых параметров синтеза звука. Модуль ге­нераторов тона из двух опорных частот вырабатывает шесть пар тональных сигналов.

Модуль процессора (рис. 2). В состав модуля кроме микропроцессора (D2), входят: генератор так­товых импульсов (D3), формирователи сигналов шины адресов, шины данных и шины управления, дешифра­тор адреса (D10), ОЗУ (D7, D8) и ПЗУ (D11). Ге­нератор тактовых импульсов стабилизирован резонато­ром Z1 с частотой 13000 кГц. Кроме того, элемент D3 формирует сигналы ГОТ и УСТ (начальная уста­новка всех узлов схемы при включении питания). Внешние входы этих сигналов используются только при отладке схемы. Элементы D1 и D4.6 повышают нагрузочную способность тех линий шины адресов (ША), к которым требуется подключить более одного входа ТТЛ интегральных схем. Элементы D5 и D6 формируют сигналы двунаправленной шины данных (ШД). Направление передачи определяется сигналом микропроцессора, который через элементы D4.2 и D4.3 поступает на входы ВШ (выбора шины) шинных формирователей (D5 и D6).

Оперативное запоминающее устройство емкостью 16 6-разрядных слов служит для хранения кодов клавиш, максимальное значение которых 2FH. Поэтому два старших разряда ШД в ОЗУ не используются.

Выходы ОЗУ подключаются к ШД через буферный элемент D9 с тремя состояниями выхода. Программируемое ПЗУ (D11) содержит программу ЭМС, табли­цу частот тональных генераторов и таблицу оперативно выбираемых звучаний. Используемое адресное пространство микропроцессора разбито на восемь страниц по 512 байт. Такое разбиение осуществляется дешиф­ратором (D10), входы которого подключены прямо к ША [9], ША [10] и через D4.6 к ША |11]. При этом обращение ко всем внешним регистрам происходит так же, как к ячейкам памяти. В большинстве страниц используется 1...6 адресов. Столь щедрое распределение адресного пространства имеет целью упростить программу и вполне допустимо во встраиваемых контроллерах.

Аналог мп

Аналогом процессора КР580ИК80А является 8-разрядный параллельный однокристальный микропроцессор типа 8080 фирмы Intel, серийно выпускаемый с 1974 г. Он содержит 5000 МОП-транзисторов на кристалле размером 4,2х4,8 мм. Архитекту­ра микропроцессора показана на рис. 3.

Микропроцессор содержит следующие функ­циональные узлы: 8-разрядное АЛУ, выпол­няющее операции сложения, ИЛИ, И, НЕ— ИЛИ, равнозначности, правого или левого сдвига, определения знака. К одному из входов схемы АЛУ всегда, подключен ре­гистр-аккумулятор, ко второму через регистр временного хранения может быть подклю­чен любой из регистров блока РОН.

Аккумулятор используется в качестве источника одного из операндов и для фикси­рования результата операции. Он представ­ляет собой двухтактный регистр. Регистр временного хранения служит для упорядоче­ния обмена в случае, когда какой-либо из регистров общего назначения используется в одной операции двояко: и в качестве регистра-источника операнда, и в качестве регистра-результата. Регистры временного хранения присутствуют также в блоке РОН. Они позволяют выполнять операции пере­распределения данных между регистрами блока РОН, аккумулятором и внешней па­мятью.

В состав АЛУ входит комбинационная схема десятичного корректора, назначение которого состоит в том, чтобы под воз­действием специальной команды интерпрети­ровать результат выполнения двоичной опе­рации как результат операции десятичной арифметики. Арифметическо-логическое уст­ройство непосредственно связано с регистром признаков, в котором фиксируются резуль­таты выполнения каждой операции: нулевой результат в аккумуляторе, перенос из стар­шего разряда, знак результата и др. Наличие в микропроцессоре регистра признаков упро­щает осуществление программных переходов в зависимости от состояния триггеров признаков,

Микропроцессор 8080 имеет 16-разряд­ную однонаправленную шину адреса, 8-раз­рядную двунаправленную информационную шину, 12-разрядную шину управления (шесть входных линий и шесть выходных).

Ниже приведена таблица сравнения двух микропроцессоров.

Микропроцессор	КР580ВМ80А	8080А
Разрядность слова данных/команд, бит	8	8
Технология изготовления	n-МДП	n-МОП
Емкость непосредственно адресуемого ЗУ, байт	64К	64К
Число основных команд	246	78
Максимальная тактовая частота, МГц	2,5	2
Время выполнения команды наим./наиб., мкс	1/3,2	1,5/3,75
Число уровней прерываний	2	1
Число регистров общего назначения	6	8
Число выводов корпуса	40	40
Напряжение питания, В	5,12	12,5