7.8 Статическая память

Статическая память (Static Random Access Memory, SRAM), как и следует из ее названия, способна хранить информацию в статическом режиме — то есть сколь угодно долго при отсутствии обращений (но при наличии питающего на­пряжения). Ячейки статической памяти реализуются на триггерах — элементах с двумя устойчивыми состояниями. По сравнению с динамической памятью эти ячейки более сложные и занимают больше места на кристалле, однако они проще в управлении и не требуют регенерации. Быстродействие и энергопо­требление статической памяти определяется технологией изготовления и схе­мотехникой запоминающих ячеек.

Самая экономичная КМОП-память (CMOS memory) имеет значительное время доступа (более 100 нс), но зато пригодна для длительного хранения информации при питании от маломощной батареи и применяется в PC.

Самая быстродействующая статическая память имеет вре­мя доступа в несколько наносекунд, что позволяет ей работать, на частоте сис­темной шины процессора, не требуя от него тактов ожидания.

Объем памяти микросхем SRAM уже достиг 32 Мбит. Относительно высокие удельная стои­мость хранения информации и энергопотребление при низкой плотности упа­ковки не позволяют использовать SRAM в качестве основной памяти компью­теров. В PC микросхемы SRAM в основном применяются для построения вторичного кэша; они могут располагаться как на системной плате, так и на картридже процессора.

Разновидности статической памяти — Async SRAM, Sync Burst SRAM и Pipelined Burst SRAM — мы рассмотрим именно с точки зрения этого применения.

Разновидности статической памяти

Асинхронная статическая память (Asynchronous SRAM,), она же обычная, или стандартная, подразумевается под термином SRAM по умолча­нию, когда тип памяти не указан.

Микросхемы этого типа имеют простейший асинхронный интерфейс, включаю­щий шину адреса, шину данных и сигналы управления

Время доступа — задержка появления действительных данных на выходе отно­сительно момента установления адреса — у стандартных микросхем SRAM со­ставляет до 10 нс, что позволяет процессору выполнять пакетный цикл чтения 2-1-1-1 (то есть без тактов ожидания) на частоте системной шины до 33 МГц. Наиболее быстрая память имеет время доступа 8 нс. Объем микросхемы SRAM достиг 4 Мбит.

Синхронной пакетная статическая память (Sync Burst SRAM) оптимизирова­на под выполнение пакетных (burst) операций обмена, свойственных кэш-па­мяти. В ее структуру введен внутренний 2-битный счетчик адреса. В дополне­ние к сигналам, характерным для асинхронной памяти (адрес, данные), синхронная память использует сигнал CLC (Clock) для синхронизации с системной шиной и сигналы управления пакетным циклом.

Синхронный интерфейс с таким набором сигналов позволяет памяти узнавать о намерениях процессора раньше и при задержке данных на выходе SRAM от­носительно синхронизирующего перепада 8,5, 10 и 13,5 нс обеспечивать цикл 2-1-1-1 на частотах 66, 60 и 50 МГц соот­ветственно. Однако на частотах 75 МГц и выше получается цикл 3-2-2-2.

Конвейерно-пакетная статическая память (Pipelined Burst SRAM, PB SRAM) — усовершенствование синхронной памяти. Конвей­ером является дополнительный внутренний регистр данных, который, требуя дополнительного такта в первой пересылке цикла, позволяет остальные данные получать без тактов ожидания даже на частотах выше 75 МГц. Задержка дан­ных относительно синхронизирующего перепада у современных микросхем РВ SRAM составляет 2,6-5 нс. Но, как и в случае памяти Sync Burst SRAM, этот параметр не является временем доступа в чистом виде (не следует забывать о двух-трех тактах в первой передаче), а отражает появление действительных данных относительно очередного перепада сигнала синхронизации. Интерфейс РВ SRAM аналогичен интерфейсу Sync Burst SRAM. Современные микросхемы способны работать на частоте до 250 МГц, первые данные пакета чтения появляются через один такт, то есть через 8-10 нс.

Статическая память DDR SRAM (и DDRII SRAM), работает на частотах 275-375 МГц. Эта память может работать как в режиме SDR (однократная синхронизация), так и в режиме DDR;

В режиме DDR частота передачи данных удваивается относительно тактовой (то есть достигает 2 х 375 = 750 МГц). Плотность упаковки достигает 32 Мбит в микро­схеме.

В памяти QDR SRAM четырехкратная скорость (относительно тактовой часто­ты) обеспечивается тем, что одновременно возможна передача данных чтения и записи (шина ввода отделена от шины вывода). По каждой шине передача идет на удвоенной частоте. Длина пакета ограничивается двумя передачами, ад­рес и команда (READ, WRITE, NOP) подаются в обоих полутактах синхронизации. Команды READ подаются одновременно с адресом по фронту синхро­сигнала, первые данные чтения появятся через один такт (4 нc при частоте 250 МГц). Команды WRITE и адрес подаются по спаду синхросигнала, к этому времени уже должна быть подана вторая часть данных пакета. Объем микросхе­мы составляет 18-72 Мбит, частоты — 166-300 МГц.

В памяти QDR II SRAM длина пакета увеличена до четырех передач, время цик­ла чтения — от 3,3 до 6 нc, частоты составляют 166-300 МГц.

Применение статической памяти для кэширования ОЗУ

Самое распространенное применение статической памяти — кэширование ОЗУ. На микросхемах статической памяти обычно строится внешний кэш.

Внешний кэш характерен для системных плат процессо­ров 386,486, Pentium и совместимых с ними по интерфейсу. При этом функции контроллера выполняет чипсет.

Процессоры P6 и выше имеют собственный вторичный кэш, расположенный либо на кристалле ядра, либо на кар­тридже процессора. Кэш на картридже выполняется на почти таких же микро­схемах статической памяти, какие устанавливаются на системной плате, но функции контроллера кэша уже ложатся на процессор, у которого для кэша имеется выделенная шина.

Микросхемы хранения данных кэша организуются в банки, число микросхем в банке должно соответствовать разрядности систем­ной шины процессора. Банк должен заполняться микросхемами одного объема, требуемое быстродействие микросхем зависит от частоты системной шины. Банков может быть и несколько, количество заполненных банков и организация установленных микросхем, которые определяют объем кэш-памяти задаются джамперами или автоматически.

Микросхемы асинхронной памяти обычно исполняются в DIP-корпусах с 8-байтной организацией. Микросхемы синхронной памяти обычно имеют разрядность 16 или 32 бита (18 или 36 — с контролем четности).