2 .2.5 Синтез логических условий
.
Схема вычисления логических условий и её условное обозначение:
& 1
x4 C(1)
C(0)
&
3. Синтез функциональной схемы управляющего автомата
Исходной информацией для синтеза управляющего автомата (УА) является объединенная закодированная граф-схема работы УА. Синтез УА осуществляется в два этапа:
- получение отмеченной граф-схемы работы УА;
- построение графа автомата.
Конечный
автомат можно разделить на автомат Мура
и Мили. В данном курсовом проекте принято
решение описать УА как автомат Мура.
Число внутренних состояний автомата
Мура – 9, откуда количество двоичных
разрядов для кодирования внутренних
состояний (а значит и элементов памяти)
равно ]log
9[
= 4. Таким образом для построения автомата
Мура потребуется 4 триггера. Далее
представлена объединенная закодированная
граф-схема УА с разметкой внутренних
состояний автомата Мура.
3.1 Закодированная граф-схема управляющего автомата
A0
A1
A2
A3
A4
A5
A6
A7
A8
Объединенная закодированная граф-схема УА
Таблица 22. Кодирование внутренних
состояний памяти УА
|
|
Т |
Т |
Т |
Т |
выход дешифратора |
|
А |
0 |
0 |
0 |
0 |
0 |
|
А |
0 |
0 |
0 |
1 |
1 |
|
А |
0 |
0 |
1 |
0 |
2 |
|
А |
0 |
0 |
1 |
1 |
3 |
|
А |
0 |
1 |
0 |
0 |
4 |
|
А |
0 |
1 |
0 |
1 |
5 |
|
А |
0 |
1 |
1 |
0 |
6 |
|
А |
0 |
1 |
1 |
1 |
7 |
|
А |
1 |
0 |
0 |
0 |
8 |
Опираясь на таблицу внутренних состояний и закодированную граф-схему УА, строится граф задающий УА (автомат Мура).
О 
x4
x4
Объединенный граф работы УА
3.2. Функциональная схема уа
На основе графа, задающего автомат строится каноническая таблица функций возбуждения элементов памяти.
Таблица 23. Каноническая таблица для
определения
функций V
|
t |
t+1 |
t |
||||||||||
|
X |
Т |
Т |
Т |
Т |
Т |
Т |
Т |
Т |
V |
V |
V |
V |
|
(-) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
(-) |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
|
x
|
0 |
0 |
1 |
0 |
0 0 0 |
0 1 1 |
1 0 0 |
1 0 1 |
0 0 0 |
0 1 1 |
0 1 1 |
1 0 1 |
|
x2 |
0 |
0 |
1 |
1 |
0 0 |
1 1 |
0 0 |
1 0 |
0 0 |
1 1 |
1 1 |
0 1 |
|
(-) |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
|
x
|
0
|
1 |
0 |
1 |
0 0 1 0
|
1 1 0 0 |
1 1 0 0 |
0 1 0 0 |
0 0 1 0
|
0 0 1 1 |
1 1 0 0
|
1 0 1 1
|
|
x4x5
x4 |
0 |
1 |
1 |
0 |
1 0 0 |
0 1 0 |
0 1 0 |
0 1 0 |
1 0 0 |
1 0 1 |
1 0 1 |
0 1 0 |
|
(-) |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
|
(-) |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
x2
x4x5
x4
Преобразуем функции возбуждения элементов памяти:
V
=
5
8
V
=
3
x4
5
x4
6
7
V
=
1
3
x
x4x55
x4
6
7
V
= 0v1
x
2
x
4
x35
5
5
x4x56
7
На основании функций возбуждения триггеров строится функциональная схема УА
:
1 & X3 0
1
2
3
4
5
6
7
8
0 1 DC
23
22
21
1 & X4 2
5 3
1 4
1 & 1 X4
Q
T1
T
6 5
8 6
7
8
1 & X1
1 1 1 & & 1 & & 1 2 3 X3 X5 5 X5 6 7 1 & 1 1 & 1 1 1 1 X1 2 3 X4 5 6 7
1
Q
T2
T
Q
T3
T
1 & 1 1 1 & & & 1 1 1 & 1 1 & & 1 1 & 1 & & 1 1 1 & & 1 1
Q
T3
T
20
X1 X2 2 X2 3 4 X3 5 X3 X4 5 X3 X4 X5 5 X4 X5 6 7 2 X1 1 0 X
