- •Аннотация
- •Введение
- •Определение функций операционного устройства Вариант 8
- •1.1 Анализ алгоритма заданной операции
- •Содержательная граф-схема
- •1.2. Описание слов, микроопераций и логических условий заданной операции Описание слов
- •Синтез функциональной схемы оа
- •2.1.Разработка структурной схемы оа
- •2.2 Синтез функциональной схемы оа
- •2.2.1 Синтез регистра п Поле п(1). Синтез проводится для разряда п(1)
- •2.2.2. Синтез регистра р Синтез проводится для разряда р(1)
- •2.2.2 Синтез регистра а
- •2.2.3 Синтез регистра b
- •2.2.4 Синтез регистра с
- •2 .2.5 Синтез логических условий
- •3. Синтез функциональной схемы управляющего автомата
- •3.1 Закодированная граф-схема управляющего автомата
- •3.2. Функциональная схема уа
2.2.4 Синтез регистра с
Поле С(i). Синтез проводится для разряда С(i), где i = 2, …, 32
для y7) C(i) :=
Таблица 19. Каноническая таблица
для определения V (МКО y7)
t |
T+1 |
T |
C(i) |
C(i) |
V |
0 |
1 |
1 |
1 |
0 |
1 |
V = y7* y7* = y7
Функциональная схема разряда C(i) регистра C и условное изображение операционного элемента C(i), реализующего множество МКО y7
Y C
СИ
y7
Поле С(i). Синтез проводится для разряда С(i), где i = 1,2, …, 32
Для y6) C(i):=C(i)+P(1)
t |
t+1 |
t |
|
C(i) |
P(1) |
C(i) |
VТ |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
Для y5) C(i) := A(i) + B(i)+P(1)
t |
t+1 |
t |
|||
C(i) |
A(i) |
B(i) |
P(1) |
C(i) |
VТ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
у5у5у5у5у5
Функциональная схема разряда C(i) регистра C и условное изображение операционного элемента C(i), реализующего множество МКО y5 и у6
С
У А В Р 1 & &
1 1 1 & & & & 1 1 & & 1 1 1 & & & 1 & & 1 1 & & 1 & & & & & 1 1 1 1 1
1 & & & & & 1
&
1 1
& & & 1 & & & 1 1 & & С
У А В Р
Для y6) C(0):=C(0)+P(1)
t |
t+1 |
t |
|
C(0) |
P(1) |
C(0) |
VT |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
Для y5) C(0) := A(1) + B(1)+P(1)
t |
t+1 |
t |
|||
C(0) |
A(1) |
B(1) |
P(1) |
C(0i) |
VT |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
у5у5у5у5у5
Функциональная схема разряда C(0) регистра C и условное изображение операционного элемента C(0), реализующего множество МКО y5 и у6
С
У А В Р 1 & &
1 1 1 & & & & 1 1 & & 1 1 1 & & & 1 & & 1 1 & & 1 & & & & & 1 1 1 1 1
1 & & & & & 1
&
1 1
& & & 1 & & & 1 1 & & С
У А В Р