- •Введение.
- •Цели и задачи дисциплины.
- •Связь с другими дисциплинами и необходимый уровень подготовки.
- •Кодирование логической и двоичной информации электрическими сигналами.
- •Характеристики электрических сигналов.
- •Простейшие логические операции и их схемотехническая реализация (диодные схемы).
- •Ттл элемент, работа схемы, основные характеристики.
- •Разновидности логических элементов и серии интегральных микросхем.
- •Соединения логических элементов и радиокомпонентов.
- •Схемотехника функциональных устройств.
- •Схемотехника последовательностных устройств.
- •Триггеры.
- •Счётчики.
- •Двоичные счетчики.
- •Недвоичные счетчики.
- •Регистры.
- •Параллельные регистры.
- •Последовательные (сдвиговые) регистры.
- •Комбинационные устройства.
- •Дешифраторы.
- •Линейный дешифратор.
- •Матричный дешифратор.
- •Пирамидальный дешифратор.
- •Дешифраторы интегрального исполнения.
- •Мультиплексор и демультиплексор.
- •Мультиплексоры интегрального исполнения.
- •Сумматоры.
- •Одноразрядные комбинационные сумматоры.
- •Многоразрядные сумматоры.
- •Последовательный многоразрядный сумматор.
- •Параллельный многоразрядный сумматор.
- •Ускоренный перенос.
- •Арифметико-логическое устройство.
- •Устройства памяти.
- •Статические элементы оперативных запоминающих устройств.
- •Запоминающий элемент на биполярных транзисторах.
- •Запоминающий элемент на полевых транзисторах.
- •Динамический запоминающий элемент оперативных запоминающих устройств.
- •Запоминающие элементы пзу.
- •Организация бис зу.
- •Построение запоминающих устройств эвм.
- •Программируемые логические матрицы.
- •Формирователи.
- •Определение интервала времени по заданным уровням сигналов в цепях первого порядка.
- •Формирователи периодических сигналов.
- •Несимметричный мультивибратор на логических элементах.
- •Формирователь фронтов (спадов) — триггер Шмитта.
- •Формирователи импульсов.
- •Формирователь на интегрирующей rc цепи.
- •Одновибратор с дифференцирующей rc цепью.
- •Одновибраторы интегрального исполнения.
- •Интерфейсные устройства.
- •Буферные устройства.
- •Передача сигналов по линиям связи.
- •Несимметричные линии связи.
- •Согласование линий связи.
- •Симметричные линии связи.
- •Цифро-аналоговые и аналого-цифровые преобразователи.
- •Цифро-аналоговые преобразователи (цап).
- •Цифро-аналоговый преобразователь на суммировании токов.
- •Цифро-аналоговый преобразователь на матрице r-2r.
- •Аналого-цифровые преобразователи (ацп).
- •Параллельный ацп.
- •Ацп последовательного приближения (последовательные ацп).
- •Ацп двойного интегрирования.
- •Системы индикации.
- •Индикация состояния логического элемента.
- •Индикация состояния шин.
-
Регистры.
Регистры электронные устройства, предназначенные для приема, хранения и выдачи информации. По способу приема (записи) и выдачи информации регистры подразделяются на параллельные, последовательные (сдвиговые) и универсальные. Основным схемотехническим элементом любого регистра является триггер. При построении регистров могут быть использованы самые разнообразные триггеры и это приводит к различному функционированию регистров.
-
Параллельные регистры.
Регистры называются параллельными если при записи и выдачи многоразрядного слова информации все разряды одновременно записываются в регистр или выдаются из него. Этот способ функционирования приводит к конкретным методам построения: - количество триггеров в регистре определяется разрядностью хранимого слова информации; - используемые триггеры должны быть одного типа; - для одновременного срабатывания всех триггеров их соответствующие управляющие входы должны быть соединены параллельно.
Рис. 47. Параллельный четырёхразрядный регистр.
На рис. 47 показано построение четырёхразрядного параллельного регистра на триггерах с динамической блокировкой входов (микросхема 155ТМ2). D - входы триггеров являются разрядными входами регистра, С - входы всех триггеров объединены и образовали управляющий вход регистра -- запись, также, все входы R объединены для образования управляющего входа регистра R -- сброс в нулевое состояние.
Для построения регистров могут быть использованы и JK триггеры и функционировать они будут как JK триггеры. Построение регистров на отдельных триггерах усложняет конструкцию вычислительного устройства и удорожает его. Промышленность выпускает большую номенклатуру параллельных регистров интегрального исполнения.
Для правильного использования регистров интегрального исполнения нужно знать как этот регистр управляется. На рис. 48 приведен пример построения восемнадцатиразрядного параллельного регистра.
При построении регистра использованы микросхемы 155ИР22, представляющие собой параллельный восьмиразрядный регистр с третьим стабильным состоянием выхода, выполненный на D триггерах защелках. Этот регистр имеет два управляющих входа: C -- управление записью (сигнал активный высоким уровнем); ОЕ -- разрешение выхода (сигнал активный низким уровнем). Для регистра на 18 разрядов необходимо две микросхемы 155ИР22, на которых можно реализовать 16 разрядов. Дополнение до 18 выполним использованием двух триггеров микросхемы 155ТМ7, в которой D триггеры защелки объединены попарно для управления, соответственно входы С12 и С34. Но микросхема 155ТМ7 имеет двухстабильный выход и для организации третьего стабильного состояния пришлось использовать микросхему 155ЛН6 -- инвертор с управляемым выходом.
Лекция 17.
-
Последовательные (сдвиговые) регистры.
При выполнении умножения, деления и преобразования параллельного кода в последовательный требуется выполнение микрооперации сдвига, состоящей в том, что разряды числа сдвигаются относительно разрядной сетки регистра. Такую операцию выполняют сдвиговые регистры.
Для осуществления сдвига триггеры регистра нужно соединить последовательно. Схема сдвигового регистра показана на рис.49
Рис. 48. Параллельный восемнадцатиразрядный
регистр.
Сдвиговый регистр построен на четырех D триггерах с динамической блокировкой входов. Для управления регистром сформированы: вход С -- вход синхронизации и вход R -- общий сброс регистра. Информационным входом регистра является вход D первого триггера (обозначен - DS). Работа регистра отображена на временной диаграмме рис. 50.
Рис. 49. Сдвиговый четырёхразрядный регистр.
Рис. 50. Временная диаграмма работы сдвигового
регистра.
На диаграмме показаны основные особенности работы сдвигового регистра. Принято следующее начальное состояние регистра: Q1=1, Q2=0, Q3=1, Q4=0. В момент времени t1 спадом сигнала R осуществляется общий сброс регистра, на всех выходах устанавливаются нулевые значения. В момент t2 на входе DS устанавливаем высокий уровень, и по фронту первого сигнала синхронизации эта информация запишется в первый триггер. В остальные триггеры запишутся нули, так как перед приходом первого сигнала синхронизации на входах этих триггеров имеются нулевые уровни. В течении периода первого сигнала синхронизации на входе DS устанавливаем нулевой уровень и это приводит к тому, что по фронту второго сигнала синхронизации в первый триггер записывается “0” , единица переписывается во второй триггер. По третьему сигналу синхронизации единица переписывается в третий триггер, по четвертому -- в четвертый триггер.
Таким образом, за четыре такта (четыре сигнала синхронизации) единица будет сдвигаться вправо по триггерам регистра, по пятому сигналу регистр очистится.
В рассмотренной схеме разряды слова информации сдвигаются вправо относительно разрядов регистра. Можно схемотехнически организовать сдвиг влево. Если в зависимости от управляющих сигналов в регистре может быть реализован как сдвиг вправо так и влево, то такой регистр называют реверсивным.
Рис. 51. Сдвиговый реверсивный четырёхразрядный регистр с параллельным занесением информации.
На рис. 51 показана схема сдвигового реверсивного регистра. Регистр построен на динамических D триггерах, для организации схемотехнических переключений в различных режимах работы в качестве ключей использованы элементы выполняющие функции 2И-3ИЛИ. Организованы управляющие входы S0, S1, S2, R, C и информационные -- D1, D2, D3, D4, DR и DL. Вход R -- асинхронный сброс в нулевое состояние, вход С -- синхронизирующий записи и сдвига. Входы S0, S1, S2 -- выбор режима работы: S0=1, S1=S2=0 -- сдвиг вправо; S1=1, S0=S2=0 -- параллельное занесение информации; S2=1, S0=S1=0 -- сдвиг влево. D1, D2, D3, D4 -- входы, на которые подается запоминаемое слово при параллельном занесении информации, DR -- последовательный вход при сдвиге вправо и DL -- последовательный вход при сдвиге влево.
Работа регистра отображена на временной диаграмме на рис. 52.
Рис. 52. Временная диаграмма работы реверсивного регистра.
В номенклатуре микросхем ТТЛ серий имеется большое разнообразие типов микросхем регистров. Имеются чисто сдвиговые регистры, у которых и запись и считывание осуществляются в последовательном коде. Однако, применение таких регистров ограничено. Наиболее широко применяются регистры с расширенными функциональными возможностями: параллельная запись - последовательное чтение, последовательная запись - параллельное чтение, параллельная запись - сдвиг - параллельное чтение.
Если же регистр позволяет осуществлять запись и чтение, как в параллельном так и в последовательном коде, и сдвиг, как влево так и вправо, то такой регистр называется универсальным.
Рис. 53. Регистр 155ИР13 и его таблица состояний.
На рис. 53 приведено изображение микросхемы универсального регистра 155ИР13. На рисунке приняты обозначения: A,B,C,D,E,F,G,H -- входы при параллельной записи слова информации; S0, S1, CLR -- управляющие входы выбора режима работы; CLK -- вход синхронизации; SR и SL -- последовательные входы при сдвиге соответственно вправо и влево; QA-QH -- разрядные выходы. Регистр может работать в режимах определяемых состояниями управляющих переменных в соответствии с таблицей рис. 53.
Лекция 18.