- •1. Исходные данные
- •2. Разработка алгоритма умножения
- •3. Разработка структурной схемы сумматора-умножителя 1 типа
- •4. Разработка функциональных схем основных узлов
- •4.1. Логический синтез одноразрядного четверичного умножителя
- •4.2 Логический синтез одноразрядного четверичного сумматора
- •5. Синтез очс на мультиплексорах
- •Функциональная схема очу
- •Литература
- •6. Логический синтез преобразователя множителя (пм)
- •Приложение
3. Разработка структурной схемы сумматора-умножителя 1 типа
Данное устройство состоит из семи блоков:
регистр множителя — хранит множитель в дополнительном коде (комбинации 11 не исключены);
преобразователь множителя (ПМ)— исключает комбинации 11 поступающие из регистра множителя на вход ОЧУ;
формирователь дополнительного кода (ФДК) — формирует дополнительный код множимого, при поступлении на один из управляющих входов ФДК единичного сигнала с преобразователя множителя. Например формирование [-Мн]д , если с преобразователя множителя поступила комбинация 01;
регистр множимого — хранит множимое;
блок схем ОЧУ — предназначен для получения частичных произведений Мн*Мт;
блок схем ОЧС — предназначен для суммирования частичного произведения и частичной суммы результата;
регистр результата — хранит результат операций вычисления.
Если устройство работает как сумматор, то оба слагаемых последовательно (за 2 такта) заносятся в регистр множимого, а на управляющий вход ФДК F2 и на вход h ОЧУ поступает «1». При поступлении «1» на вход h, ОЧУ не выполняет операцию умножения, а передает без изменения на выход поступившее слагаемое. На выходах ФДК формируется дополнительный код первого операнда с учетом знака. Сумма хранится в регистре результата. Если устройство работает как сумматор, никаких сдвигов содержимого регистров не производится.
Если
устройство работает как умножитель,
то множимое и множитель помещаются в
соответствующие регистры, а на управляющий
вход ФДК F2
и вход h
ОЧУ поступает «0». Диада множителя
поступает на входы ПМ. ПМ исключает из
множителя диады 11, заменив их на триады
10
.
В случае образования единицы переноса
в старшую диаду множителя. Если текущая
диада 11, то она преобразуется в 0
на
выход 1 ПМ поступает единица, которая
впоследствии будет добавлена в старшую
диаду множителя при ее преобразовании.
Выход 2 ПМ переходит в единичное состояние.
Далее этот единичный сигнал поступает
на входF1
ФДК и на выходах ФДК формируется
дополнительный код множимого с обратным
знаком (умножение на -1). Принцип работы
ФДК в зависимости от управляющих сигналов
приведен ниже.
|
Сигналы на входах ФДК |
Результат на выходах ФДК | ||
|
F1 |
F2 | ||
|
0 |
0 |
Дополнительный код множимого | |
|
0 |
1 |
Дополнительный код слагаемого | |
|
1 |
0 |
Меняется знак Мн | |
|
1 |
1 |
Меняется знак слагаемого | |
На выходах 3,4 ПМ формируются диады преобразованного множителя, которые поступают на входы ОЧУ вместе с диадами множимого. На выходах ОЧУ формируется результат умножения диад Мн * Мт Максимальной цифрой в диаде преобразованного множителя является двойка, поэтому перенос, формируемый ОЧУ, может быть только двоичным: 3*2=12.Затем в ОЧС складываются сигналы с выходов ОЧУ с сигналами переноса из младшего разряда. С ОЧС сигналы поступают в регистр аккумулятор.
В регистре множителя в конце каждого такта умножения содержимое сдвигается на два двоичных разряда, и в последнем такте умножения регистр обнуляется.
