литература / Пухальский Проектирование микропроцессорных систем 2001

10 Гпава 1. Микропроцессоры 8080 и 8085

I/O —» Memory, Memory —>I/O

с целью их ускорения. Внешнее устройство 1/0-4 на рис. 1.1 может пересылать операнды толь­ ко под управлением DMAC, который является специализированным процессором вводавывода, осуществляющим непосредственную связь между I/O и системной памятью (RAM и ROM). Для аппаратной поддержки ввода-вывода по прямому доступу к памяти фирмой Intel были спроектированы БИС 8257 и 8237А (580ВТ57 и 1810ВТ37А) — программируемые кон­ троллеры прямого доступа к памяти.

В пассивном режиме DMAC программируется с помощью команд OUT port на выполне­ ние операции записи или чтения памяти, т. е. DMAC указывается направление передачи дан­ ных типа 1/0-4 —» Memory или Memory —» 1/0-4. При программировании обязательно задается начальный адрес системной памяти Ав (базовый адрес) и размер АА пересылаемого блока дан­ ных. Взаимодействие DMAC с МП осуществляется с помощью сигналов:

DRQ (DMA Request) — сигнал запроса DMA, поступающий от I/O',

HRQ = HOLD (Hold Request) — сигнал запроса DMA (захвата шин), подаваемый от DMAC на МП;

HLDA (Hold Acknowledge) — сигнал подтверждения захвата шин, выдаваемый МП на DMAC с одновременным переводом своих локальных шин данных, адреса и управления в Z-состояние;

DACK (DMA Acknowledge) — сигнал подтверждения DMA. Этот сигнал принимает актив­ ный уровень (0) при пересылке каждого байта по адресам от предварительно запрограммиро­ ванного начального адреса А в до конечного адреса, вычисляемого DMAC с помощью указанно­ го при программировании объема пересылаемых данных АЛ.

Для МП 8080Л и 8085Л взаимодействие I/O, DMAC и МП определяется схемой:

DRQ = 1 => HRQ = 1 => HLDA = 1 => ШсК= 0 ... DACK= 0

до окончания заданного объема пересылок. После окончания пересылок DMAC устанавливает значение сигнала HRQ = 0, в ответ на которое МП выдает значение сигнала HLDA = 0, указы­ вающее завершение прямого доступа к памяти. В активном режиме DMAC вырабатывает ак­ тивные уровни пар сигналов управления MEMR и I/O W (при пересылках данных из памяти в I/O) или M EM W и I/OR (при пересылках данных в память из I/O), аналогичные системным сигналам управления CPU.

Описанная процедура £>МА-пересылок инициируется запросом DMA сигналом DRQ = 1, поступающим от внешнего устройства, являющегося в этом смысле активным. Инициатором пересылок может быть и сам МП. В связи с этим все БИС контроллеров DMA выполняются так, что могут воспринимать специальные команды разрешения DMA, в ответ на которые DMAC выдает сигнал HRQ = 1 при DRQ = 1.

Единицы измерения памяти. В МП-системах наиболее часто используются следующие единицы измерения памяти:

бит (bit) — один двоичный разряд (минимальная единица количества информации в ЭВМ);

полубайт (nibble, half-byte), тетрада (tetrad) — четыре бита (левая или правая половина байта);

байт (byte) — 8 бит (наименьшая адресуемая единица данных или памяти ЭВМ), слово (word) — два байта,

1 Кбит = 2 ю бит = 1024 бит (kilobit — килобит),

1 Мбит = 220 бит = 210 • 2 ю бит = 1 048 576 бит (megabit — мегабит),

1 Гбит = 2м бит = 2 ю • 2 10 • 2 ю бит = 1 073 741 824 бит (gigabit — гигабит),

1 Тбит = 240 бит = 2 ю • 210 • 210 • 2 10 бит = 1 099 511 627 776 бит (terabit — терабит).

В микроконтроллерах и компьютерах используются объемы памяти:

64К х 8 бит = 64 Кбайт = 26 • 2 ю х 8 бит = 216 х 8 бит = 65536 байт (максимальный объем системной памяти для МП 8080А и 8085/0,

1М х 8 бит = 1 Мбайт = 220х 8 бит (максимальный объем системной памяти для МП 8086), 16М х 8 бит = 16 Мбайт = 224 х 8 бит (максимальный объем системной памяти для МП

80286), 128М х 8 бит = 128 Мбайт = 227 х 8 бит (объем памяти, требующийся в современных пер­

сональных компьютерах для решения сложных задач), 4Г х 8 бит = 4 Гбайт = 232 х 8 бит и др.

1.2. Архитектура микропроцессора 8080

Первый в мире однокристальный 8-разрядный МП 8008 был изготовлен фирмой Intel в 1972 г., а в 1973 г. эта фирма выпустила 8-разрядный МП 8080. Широкое коммерческое приме­ нение нашли версии 8080Л, 8080Л-1 и 8080/4-2 этого МП, различающиеся только максимально допустимой частотой тактовых сигналов (2,083 МГц, 3,125 МГц и 2,632 МГц соответственно; минимальная частота равна 0,5 МГц). Изготовляются эти МП по NMOS технологии (N-Channel Metal Oxide Semiconductor — «-МОП технология). Для питания МП требуется подавать три напряжения: VCc ~ +5 В (+5%), VDD = +12 В (+5%) и напряжение смещения подложки (substrate bias) VBB= -5 В (±5%). Типовые и максимальные значения потребляемых токов составляют:

IСС ty /J I СС max = 60/80 мА, 1OD щ ) 1DD max = 40/70 мА И IВВ lyplI ВВ max = 0,01/1 мА.

Максимальная рассеиваемая мощность равна 1,5 Вт. Выходные сигналы МП характери­ зуются параметрами:

V o t m a x = 0,45 В при lOL = 1,9 мА и V0H = 3,7 В при 10И = -150 мкА

(уровни сигналов совместимы с ТТЛ ИС). Отечественным аналогом МП 8080Л является МП

580ВМ80А.

С труктурная схема МП 8080/1. Структурная схема 8-разрядного МП 8080Л представлена на рис. 1.3. Основными узлами МП являются:

Data Bus Buffer/Latch — буфер шины данных с фиксацией данных, обеспечивающий дву­ направленную связь МП с памятью (ОЗУ, ПЗУ) и внешними устройствами I/O по 8-разрядной шине данных D7_u (приемопередатчик с Z-состоянием выходов). В течение первого такта каж­ дого машинного цикла МП на шину данных выводит слово состояния SW-,

Instruct. RG (Instruction Register) — 8-разрядный регистр памяти команд (инструкций), выбираемых МП из ПЗУ или ОЗУ при выполнении программы;

Instruction Decoder and Machine Cycle Encoding — дешифратор команд (инструкций) и

шифратор машинных циклов, преобразующий код машинной команды в последовательность внутренних управляющих сигналов (обычно реализуется на программируемых логических матрицах). Машинный цикл — это некоторое число тактов сигнала синхронизации Ф2, затра­ чиваемых на пересылку одного байта данных по внешней шине данных МП £>7_0. Команды вы­ полняются за 1 + 5 машинных циклов, а машинные циклы — за 3 5 тактов тактового сигнала Ф2. Самые “быстрые” команды выполняются за 4 такта (один машинный цикл), а самая “мед­ ленная” — за 18 тактов (пять машинных циклов);

Timing and Control — устройство синхронизации и управления, обеспечивающее как управление всеми внутренними узлами, так и связь с внешней средой;

операндов в процессе выполнения программ и имеющие связь с шиной данных D-, 0 (про­ граммно доступны). РОНы могут объединяться в регистровые пары гр В, D и Н (регистры В и С, D и Е, Н и L — Register Pairs) для хранения 16-разрядных двоичных чисел (слов) и выпол­ нения операций над ними (B ,D u H — старшие байты слов, а С, Е и L — младшие байты слов);

W, Z и Temp. RG (Temporary Register) — регистры временного хранения операндов, ис­ пользуемые при внутренних пересылках операндов (программно недоступны);

PC (Program Counter) — 16-разрядный программный счетчик, задающий адреса команд программы, выбираемых из памяти;

SP (Stack Pointer) — 16-разрядный указатель стека, адресующий специальную область ОЗУ, называемую стеком и используемую для хранения адресов возврата из подпрограмм и операндов при выполнении некоторых команд. Стек представляет собой магазинную память типа LIFO (last-in, first-out — последним вошел, первым вышел);

IncrementedDecrementer, Address Latch — блок модификации адреса команды (+1/-1) с его фиксацией в регистре памяти (Address Latch), обеспечивающий параллельное выполнение опе­ раций вычисления следующего адреса команды программы, выбираемой из памяти, и операций над операндами;

Address Buffer — буфер адреса А 15_о с Z-состоянием выходов, выдающий адреса памяти и устройств ввода-вывода при выполнении команд программы. Адреса памяти могут поступать как из программного счетчика PC и указателя стека SP, так и из регистров общего назначения В и С, D и Е, Н и L;

MUX (Multiplexer) — мультиплексор, обеспечивающий под управлением устройства Tim­ ing and Control коммутацию регистров, выдающих операнды на внутреннюю шину данных (мультиплексор производит выбор источника операнда, указанного в выполняемой команде);

DMX (Demultiplexer) — демультиплексор, производящий выбор одного из регистров, ука­ занного в выполняемой команде в качестве устройства назначения (приемника операнда);

ALU (Arithmetic and Logic Unit) — арифметическо-логическое устройство, выполняющее арифметические и логические операции над операндами;

Accumulator — буфер аккумулятора, обеспечивающий связь регистра, называемого акку­ мулятором, с внутренней шиной данных;

Accumulator Latch — аккумулятор, выдающий на ALU один из операндов при выполнении арифметических и логических операций и принимающий результат выполненной операции;

Decimal Adjust — схема десятичной коррекции, производящая учет переносов при выпол­ нении команд десятичной арифметики;

FFF (Flag Flip Flops) — регистр признаков F (регистр флагов F), фиксирующий пять ре­ зультатов выполнения операции в ALU (см. рис. 1.14 в § 1.6);

SW (Status Word) — устройство формирования слова состояния МП, выдающее на шину данных код операции, которую будет выполнять МП в данном машинном цикле. По этому ко­ ду системный контроллер 580ВК28/580ВК38 (см. рис. 1.5) формирует активный уровень (0) одного из системных сигналов управления:

MEMR (чтение байта данных из памяти),

MEMW (запись байта данных в память),

I/OR (чтение байта данных из внешнего устройства),

I/O W (запись байта данных во внешнее устройство),

INTA (Interrupt Acknowledge — подтверждение прерывания).

Сигналы микропроцессора. Для синхронизации работы МП и обеспечения его взаимо­ действия с внешней средой используются сигналы (8 линий данных, 16 линий адреса и 12 ли­ ний управления):

D7 о (Data Bus) — двунаправленная шина данных, обеспечивающая связь МП с памятью (RAM и ROM) и внешними устройствами (I/O) при передаче команд программы и данных. Ши­ на данных используется в мультиплексном режиме для последовательной во времени выдачи кода слова состояния SW (одновременно с выдачей адресов Л 15_о) и затем для приема/передачи данных D7_у, т. е. МП имеет совмещенную (мультиплексную) шину управления-данных. Слово состояния SW должно фиксироваться во внешнем регистре памяти (из-за мультиплексного ре­ жима) для последующей его дешифрации — преобразования в системные сигналы управления памятью и внешними устройствами MEMR, MEMW, I/OR, I/O W и INTA. При выполнении ко­ манд программы на шину данных может выдаваться содержимое регистров А (Accumulator), В,

С, D, Е, Н, L, PC и регистра признаков FFF (Flag Flip Flops);

Дi5_o (Address Bus) — шина адреса, обеспечивающая адресацию всех устройств, подклю­ ченных к МП. Максимальный объем адресуемой памяти равен 64 Кбайт (216 х 8 бит) или 65536 байт в десятичном представлении. Адресация внешних устройств производится по шине адреса только одним байтом, т. е. в МП-системе можно использовать не более 28 = 256 уст­ ройств ввода и 256 устройств вывода. При выполнении команд ввода IN port и вывода OUT port на шину адреса Д 15_0 МП выдает два одинаковых байта

AiAfyA5А4АзА2АiAo —^ 15^ 14А13АцАцА lo^yAjj ( A i- A i+8, i —0, 1, ..., 7),

Программный счетчик PC. Команды МП 8080/1 состоят из одного, двух или трех байт. Байты команд, составляющих программу, располагаются в памяти последовательно в порядке возрастания адресов. После выполнения очередной команды программный счетчик PC указы­ вает, где в памяти расположен первый байт следующей команды выполняемой программы. Устройство управления увеличивает содержимое счетчика PC на единицу (инкремент PC) вся­ кий раз, когда очередной байт команды передается (читается) из памяти в МП. Если команда состоит из двух или трех байт, то ее выборка происходит за два и три машинных цикла соот­ ветственно (машинный цикл — от 3 до 5 тактов сигналов синхронизации Ф] и Ф2, затрачивае­ мых на пересылку одного байта по внешней шине данных МП). Таким образом, перед началом выборки следующей команды счетчик PC уже содержит адрес ее первого байта. Далее при рас­ смотрении принципа работы МП-системы часто будут использоваться команды на языке ас­ семблера, полное описание любой го которых приведено в § 1.6 (см. табл. 1.5).

Команды выполняются в той же последовательности, в которой они расположены в памя­ ти. Изменить этот порядок выполнения программист может с помощью команд передачи управления — команд переходов JMP addr и команд вызова подпрограмм CALL addr и RST п

(п = 0 ... 7), Команды JMP addr и CALL addr во втором и третьем байтах содержат два байта адреса addr, который автоматически загружается в программный счетчик PC при выполнении этих команд:

PC <- addr = 0000h ... FFFF/г,

где h — указатель 16-ричной системы счисления. При выполнении однобайтовых команд рес­ тарта RST п в программный счетчик PC автоматически загружается адрес, равный значению и х 8. Например, если выполняется команда RST 5, то в счетчик PC загружается адрес

5 x 8 = 4 0 ,о = 0 0 2 8 16 = 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 2.

Принцип работы стека. Для аппаратной поддержки выполнения вложенных подпро­ грамм идеально подходит магазинная память типа LIFO (last-in, first-out — последним вошел, первым вышел), называемая стеком (Stack). Такая память автоматически обеспечивает после­ довательное сохранение нескольких адресов возврата из вложенных подпрограмм и последова­ тельное их извлечение в обратном порядке (последний адрес возврата, включенный в стек, из­ влекается первым).

Для адресации стека в неявном виде используется указатель стека SP. Например, при вы­ полнении команды вызова подпрограммы CALL addr автоматически последовательно произ­ водятся операции:

SP <г- SP - 1, Stack <— PCh, SP SP - 1, Stack <— PCI — включение в стек адреса возврата, PC <г- addr— переход по адресу, по которому расположена первая команда подпрограммы,

где Stack = M(SP) — содержимое ячейки памяти ОЗУ, адресуемой текущим значением указате­ ля стека SP; PCh — старший байт программного счетчика PC; PCI — младший байт PC; a d d r- 0000/г... FFFF/г; адрес возврата — адрес первого байта команды, непосредственно сле­ дующей за командой CALL addr. В результате выполнения команды CALL addr содержимое указателя стека SP уменьшится на 2. Если в вызванной подпрограмме имеется другая команда CALL addrl (вложенные подпрограммы), то описанные выше действия будут повторены — в стек будет включен еще один адрес возврата. Число вложений подпрограмм ограничивается только объемом памяти, который можно отвести в МП-системе под стек за счет уменьшения памяти данных.

Каждая подпрограмма должна заканчиваться командой возврата из подпрограммы RET, при выполнении которой автоматически последовательно производятся операции:

PCI Stack, SP <— SP + 1, PCh <— Stack, SP <— SP + 1 — извлечение из стека адреса возврата.

Рис. 1.4. Стек (а) и типовое распределение памяти в микроконтроллере (б)

В результате выполнения команды RET содержимое указателя стека SP увеличится на 2 и выполнение основной программы продолжится с того места, в котором произошло обращение к подпрограмме. Вызов одной и той же подпрограммы может производиться любое число раз из разных мест основной программы. Автоматический декремент при включении байта в стек и инкремент при извлечении байта из стека избавляют программиста от задания адресов ячеек памяти в явном виде.

В МП используются только команды, которые включают и извлекают из стека слова — два байта адреса или данных. Для включения в стек и извлечения из стека слов данных предна­ значены команды PUSH и POP соответственно. Итак, стек используется только при выполне­ нии команд CALL, RST, RET, PUSH и POP (имеются также команды условного вызова подпро­ грамм и условного возврата из подпрограмм, аналогичные по выполняемым операциям коман­ дам безусловного вызова подпрограмм CALL addr и безусловного возврата из подпрограмм RET). При выполнении любой из этих команд МП на шину адреса Ai5_0 выдает содержимое указателя стека SP.

Работа стека наглядно представлена на рис. 1.4, а — последовательность выполнения ко­ манд помечена цифрами ® ... ®, значения указателя стека SP после выполнения очередной команды указаны в скобках. После включения питания МП-системы сразу же следует выпол­ нить инициализацию указателя стека S P — командой LXI SP, d \6 (d\6 = 0000h ... FFFFA) не­ обходимо записать в указатель стека некоторый адрес, задающий начальную вершину стека

(Top o f Stack).

Указатель стека SP в любой момент времени указывает на вершину стека, т. е. на послед­ ний элемент, включенный в стек. Содержимое 8-разрядных ячеек памяти стека изменяется только при включении в него новых слов. При извлечении же слов из стека содержимое ячеек памяти не изменяется, как и при чтении данных из ОЗУ.

Программист при разработке программ должен следить за правильным использованием стека — всегда должен соблюдаться баланс между числом команд включения в стек и числом команд извлечения из стека. При выполнении равного числа таких типов команд указатель сте­ ка SP будет указывать на начальную вершину стека, заданную командой LXI SP, с/16. В част-

Рис. 1.5. Структурная схема МП-системы на основе МП 808CL4

Эти адресные сигналы поступают на внутренние дешифраторы БИС для селекции (выбора) одной из 2"'+| ячеек памяти в ROM и RAM или одного из 2"'+| регистра памяти во внешнем уст­ ройстве I/O. Остальные адресные сигналы Aj (j = т + 1 ... 15 для ROM, RAM и j = т + 1 ... 7 для I/O) подаются на внешние дешифраторы, выходные сигналы которых используются для селек­ ции (выбора) одной из нескольких БИС ROM, RAM и I/O. Эти сигналы подаются на входы вы­ бора кристалла СЕ и CS (Chip Enable, Chip Select — разрешение кристалла) для включения только одной БИС.

Передача данных между МП и памятью происходит только при совпадении во времени активных уровней (0) адресного сигнала СЕ и сигнала управления MEMR или MEMW. Переда­ ча данных между МП и внешними устройствами I/O происходит только при совпадении во времени активных уровней_(0) адресного сигнала CS и сигнала управления I/OR или IIOW. Если ' активные уровни сигналов СЕ и MEMR какой-либо БИС памяти не совпадают во времени, то ее

выходы данных D7_о находятся в Z-состоянии. Если активные уровни сигналов CS и I/OR какой-либо БИС I/O не совпадают во времени, то ее выходы данных Z)7_0 находятся в Z-состоянии. При правильно выполненной дешифрации адресных сигналов в каждый момент времени может быть включена (выбрана) только одна БИС.

Если в МП-системе ввод-вывод по прямому доступу к памяти не используется, то следует

положить HOLD = 0 и AEN = 0, т. е. входы HOLD и BUSEN (Bus Enable — разрешение шины) необходимо подключить к земле.

Если в МП-системе использованы достаточно быстродействующие память и внешние уст­ ройства, то следует задать READY = 1, что обеспечивается подключением входа RDYIN (Ready Input) к источнику питания VCc - +5 В.

Ввод-вывод по прерыванию в стандартных МП-системах обеспечивается контроллером прерываний 8259/8259Л, что и отражено на рис. 1.5 (описание этого контроллера см. в § 3.5). Работа контроллера прерываний кратко описывается схемой:

IR„, Г ~ (при INTE = 1) => INT Г ■INTE ~~I , INTA = ' ’ => CALL addr т.