литература / Пухальский Проектирование микропроцессорных систем 2001

INTE0 = 0) управляет МП. Запрос прерывания IRQ можно подать, например, на вход RST 7.5

МП 8085.

Задача 1. Написать подпрограмму ввода и вывода 8-байтовых блоков данных из микро­ контроллера во внешнее устройство по его запросу прерывания. Решение:

В этой подпрограмме символические имена CSFL и CSDT адресов портов соответствуют сигналам CSFL и CSDT на рис. 2.17. Рассмотренный приемопередатчик может быть использо­ ван и для обмена данными между двумя микроконтроллерами, или микроконтроллером и пер­ сональным компьютером. В этом случае флаги IBF и OBF на второй микроконтроллер или персональный компьютер подаются по шине данных.

М ногорежимный буферный регистр 8212. Для увеличения функциональных возможно­ стей и гибкости использования регистров памяти в них вводится дополнительная управляющая логика. Регистры памяти 8212 фирмы Intel (589ИР12) и 74F412 (рис. 2.18, а), построенные на основе D-L-Л-триггеров с приоритетом входа L [5] называются многорежимными буферными регистрами (Multi Mode Buffered Latches). Данные ИС предназначены для использования в МП-системах для выполнения обмена данными между МП и периферийными устройствами.

Рис. 2.18. Многорежимный буферный регистр 8212

Структурная схема ИС 8212 изображена на рис. 2.18, 6 и состоит из 8-разрядного регистра памяти RG, триггера запроса прерывания Т и схемы управления режимами работы. Для управ­ ления регистром памяти используются сигналы: D S {, DS2 (Device Select) — селекция регистра,

STB — строб, MD {Mode) — режим, CLR {Clear) — сброс, INT (Interrupt Request) — запрос пре­ рывания.

Функционирование регистров памяти определяется функцией переходов D-L-Л-триггера с приоритетом входа L [5]:

где Qr — выходные сигналы триггеров, L — мультиплексная функция с адресным сигналом M D , позволяющая организовать загрузку данных от внешнего устройства сигналом STB при M D = 0 (ввод данных) или от микропроцессора сигналом D S\D S2 = I/OW ■CS при M D = 1 (вы­ вод данных). Управление выходами регистра D O r осуществляется сигналом ОЕ = M D v D SiDS2 в соответствии с соотношением

jQ r при ОЕ - 1,

DO r

IZ - состояние при ОЕ = 0.

Сигнал запроса прерывания описывается функциями:

1 Ш = Q ■DSiDSi, Q+ = S v Q ■dSTB = D StDS2 v CLR v Q ■dSTB.

При использовании ИС 8212 в качестве буферного регистра ввода данных по прерыванию

D S{ = I/OR — сигнал чтения буферного регистра ввода, DS2 = CS — сигнал с дешифратора ад­ реса буферного регистра ввода (рис. 2.19, а). Сигнал сброса CLR можно не использовать, т. е. можно положить CLR = 1. На основании вышеприведенных соотношений буферный регистр ввода описывается функциями:

1о .

CLR

лсх

Рис. 2.19. Буферные регистры ввода и вывода

DBr = \

[Z - состояние при I / OR CS = 0,

где INT, — сигнал запроса ввода данных.

При использовании ИС 8212 в качестве буферного регистра вывода данных по прерыва­ нию следует положить MD = 1, D, = DBr — разряды байта данных МП, поступающие на сис­

темную шину данных, D O r — разряды байта данных для внешнего устройства, D S i = I /O W — сигнал записи в буферный регистр вывода, DS2 = CS — сигнал с дешифратора адреса буферно­ го регистра вывода (рис. 2.19, б). Сигнал сброса CLR можно не использовать, т. е. можно поло­ жить CLR = 1. На этом основании буферный регистр вывода описывается функциями:

Q* = DBr ■I/OW ■C S v Q r ■HOW ■CS, r = 0, 1, ...,7 ;

I n T o = Q ■HOW CS, Q+ = I/OW ■C S v Q ■dACK, D O r = Qr,

где INT0 — сигнал запроса вывода данных.

На рис. 2.20 изображена структурная схема устройства ввода-вывода (I/O) с двумя буфер­ ными регистрами 8212. Неактивный уровень (1) сигналов запроса прерывания INT, и INT0 ус­ танавливается при чтении и записи данных командами IN port и OUT port, генерирующими значения сигналов I/OR = 0, HOW = 0 и CS = 1.

2.5. Ввод-вывод по прямому доступу к памяти

При использовании программного ввода-вывода без квитирования затрачивается десять тактов на выполнение команд IN port и OUT port, причем данные либо принимаются, либо выдаются аккумулятором МП. Ввод-вывод с квитированием требует еще больших затрат вре­ мени. Ввод-вывод по прерыванию осуществляется с помощью вызываемой подпрограммы об­ работки прерывания, в которой собственно ввод и вывод реализуются командами IN port и OUT port, т. е. программным способом. При использовании микроЭВМ в радиотехнических системах требуется, как правило, работа в реальном масштабе времени (скорость поступления вводимой информации определяется радиосигналами, поступающими на приемное устройст­ во). В этих условиях может оказаться, что программный ввод-вывод даже без квитирования не

Значительно ускорить пересылку данных позволяет метод ввода-вывода по прямому дос­ тупу к памяти (Direct Memory Access — DMA), реализуемый с помощью специальных контрол­ леров DMA (DMAC), например, 8257 (580ВТ57). На один цикл DMA (пересылка одного байта данных) затрачивается всего четыре такта, причем данные записываются непосредственно в память или читаются из памяти с автоматическим инкрементом адреса. Ввод-вывод по пря­ мому доступу к памяти целесообразно использовать также при пересылках больших массивов данных между системной и внешней памятью, например, при использовании в микроЭВМ в качестве внешней памяти накопителей на гибких магнитных дисках (НГМД) или НМД типа винчестер (на жестких дисках).

Принцип работы DMAC. Структурная схема МП-системы с вводом-выводом по прямому доступу к памяти, изображенная на рис. 2.21, поясняет прямые пересылки между системной и внешней памятью (I/O), реализованной на таких же БИС, что и системная память. Здесь пред­ полагается, что все DMA-операции производятся по командам, поступающим от МП (без за­ проса DMA от внешней памяти).

Любой контроллер DMA работает в двух режимах — пассивном и активном:

впассивном режиме DMAC является для МП обычным внешним устройством (системны­ ми шинами управляет МП, а шины контроллера DMA находятся в Z-состоянии);

вактивном режиме DMAC является специализированным процессором ввода-вывода (системными шинами управляет DMAC, а шины МП на это время переводятся в Z-состояние).

Рис. 2.21. Структурная схема МП-системы с вводом-выводом по прямому доступу к памяти

В активном режиме DMAC выдает активные уровни пар сигналов MEMR = 0 и H O W = О

регистры начального адреса системной памяти Abeg и объема АА пересылаемого массива дан­ ных с указанием типа DMA-пересылок (направления передачи данных). В адресный счетчик Counter внешней памяти МП также загружает некоторый начальный адрес. Далее МП подает в DMAC специальную команду, которая вызывает последовательность действий:

Если использовать 40-разрядный адресный счетчик Counter, то объем соответствующей внешней памяти (электронного диска) будет равен 1 Тбайт (1 099 511 627 776 х 8 бит).

П ринципиальная схема электронного диска. На рис. 2.22 изображены временные диа­ граммы для случая пересылки двух байт данных, поясняющие работу электронного диска, принципиальная схема которого приведена на рис. 2.23. Контроллер DMA выполнен на основе БИС 8257. Длительность одного цикла DMA при значении сигнала READY = 1 равна 4 • Та к , скорость пересылки данных — 500 Кбайт/с при частоте тактового сигнала CLK = ф2, равной 2 МГц.

Для управления электронным диском использован канал 0 при значении сигнала DRQ0 = 1 (циклы DMA выполняются по инициативе МП, выдающего в DMAC определенное слово управления). В пассивном режиме DMAC микропроцессор командами OUT 90h и OUT ОАОh записывает в счетчики 555ИЕ7 начальный 16-разрядный адрес внешней памяти, которая ис­ пользуется для обмена данными с системной памятью — для этого специально следует исполь­ зовать синхронные счетчики с асинхронной потенциальной загрузкой данных [5].