литература / Пухальский Проектирование микропроцессорных систем 2001

Рис. 2.9. Временные диаграммы режима вывода по готовности

Временные диаграммы, изображенные на рис. 2.8, поясняют работу схемы в режиме ввода данных по готовности при использовании МП 8080. Аналогичным образом схема работает и в режиме вывода данных по готовности (рис. 2.9).

Диализ значения сигнала READY в МП 8080 производится в такте Т2 каждого машинного цикла. Если МП обнаружит значение сигнала READY = 0, то он перейдет в состояние ожидания выдаст значение сигнала WAIT = 1. При выходе МП из состояния ожидания сигнал WAIT авоматически сбрасывается в 0. Это же справедливо и для МП 8085, только сигнал WAIT у него

iEMR и МЕШУ, то ее можно будет использовать для введения тактов ожидания при чтении и аписи данных в память. При этом, конечно, на адресный дешифратор 555ИЕ7 нужно подать ругие разряды адреса.

2.3. Программный ввод-вывод с квитированием

Ввод данных без квитирования часто неприемлем, так как микропроцессору не известны юменты времени, в которые внешние устройства записывают сигналом STB = 1 данные в бу­ ферный регистр ввода (см. рис. 2.3). Осложнения возникают и при выводе данных, если внешiee устройство, подключенное к буферному регистру вывода, не в состоянии принимать дан- 1ые с такой скоростью, с которой их может выдавать МП. В таких случаях используется цитирование (acknowledgement, handshaking — подтверждение приема) — передача устройст- >ом управляющих сигналов в ответ на принятое сообщение. Для синхронизации передачи дан­ ных между внешними устройствами и МП используются сигналы квитирования (флаги) IBF Input Buffer Full — входной буфер заполнен) и OBF (Output Buffer Full — выходной буфер затолнен) — флаги могут быть как прямыми, так и инверсными.

На рис. 2.10, а показана структурная схема внешнего устройства, предназначенного для программного ввода и вывода с квитированием; 1533ИР22 — буферный регистр ввода данных, 1533ИР23 — буферный регистр вывода данных, 1533ТМ2 —- два D-триггера регистра состоя­

Значение сигнала STB - 0 (STB — Strobe — строб) загружает байт данных в регистр ввода и устанавливает значение флага IBFX- 1, а значение сигнала АСК ~ 0 (.АСК ■— Acknowledge — квитировать) подтверждает прием байта данных внешним устройством из регистра вывода и устанавливает значение флага OBFx - ]. Флаги 1BF\ и OBF\ поступают в МГ1 программным способом (читаются по шине данных), а на внешнее устройство — аппаратно (по проводни­ кам). Чтение флагов производится значением сигнала ОЕ2 - IIORCS94 = 0, чтение регистра

port_1— имя порта ввода, port_2 —■имя порта вывода. Флаги 1BF\ и OBF\ фиксируются в двух разрядах регистра состояния и перед каждой операцией ввода или вывода МП производит чте­ ние этого регистра (команда IN port_F) для проверки сигналов квитирования 1BF (при вводе — рис. 2.10, б) или OAF (при выводе — рис. 2.10, в).

При получении значения IBF = 0 при вводе МП будет читать регистр состояния до тех пар, пока внешнее устройство не выдаст данные в буферный регистр ввода и не установит флаг

II Г. И. I [уханьский

IBF = 1 (рис. 2.10, б). Только обнаружив, что флаг JBF установлен в 1, МГ1 производит ввод

байта данных из буферного регистра ввода и сброс флага IBF. При получении значения разряда OBF ~ 0 при выводе МП будет читать регистр состояния до тех пор, пока внешнее устройство

не примет байт данных из буферного регистра вывода и не установит значение флага OBF = I (рис. 2.10, в). Только обнаружив, что флаг OBF = 1, МП производит вывод следующего байта

данных в буферный регистр вывода и установку флага OBF в 0. Из этого следует назначение флагов:

[0 - указание I/O загрузить буферный регистр,

[1 - указание МП принять байт данных;

— |0 - указание I/O принять байт данных,

'[ l - указание МП загрузить буферный регистр.

Адресация регистров ввода, вывода и состояния приведена в табл. 2.2. Здесь произведена неполная дешифрация адресных сигналов — в дешифрации не участвуют разряды адреса А{ и

Ао, а значит, часть адресов теряется. Из табл. 2.2 следует, что при использованном способе ад­ ресации одним дешифратором можно адресовать как отдельные регистры, так и интерфейсные БИС типа приведенной на рис. 2.4, содержащие до четырех устройств ввода и вывода.

Временные диаграммы, изображенные на рис. 2.11, а, поясняют процесс ввода с квитиро­ ванием, а на рис. 2.11, 6 — процесс вывода с квитированием (значения сигналов ПОИ ~ 0 и HOW = 0 помечены командами IN port и OUT port, которыми они порождаются).

Рис. 2.1ft. Программный ввод-вывод с квитированием

164 Глава 2. Методы ввода-вывода

2.4. Ввод-вывод по прерыванию

При вводе-выводе по прерыванию внешние устройства подают на вход 1NT микропроцес­ сора 8080 сигнал запроса прерывания IRQ (Interrupt Request). Значение сигнала INT МП анали­ зирует в последнем такте последнего машинного цикла каждой выполняемой команды. При обнаружении значения INT = 1 при состоянии внутреннего триггера INTE = 1 микропроцессор приостанавливает выполнение текущей программы и переходит к выполнению подпрограммы обработки прерывания (ППОП), закончив которую возвращается к выполнению прерванной программы. Для реализации ввода-вывода по прерыванию требуются дополнительные аппа­ ратные средства. Типичным примером ввода по прерыванию является ввод кода нажатой кла­ виши клавиатуры (частота нажатия клавиш невелика и потери времени при программном вводе с квитированием были бы необоснованно большими). Выполняются ППОП на фоне основной программы, что обеспечивает наиболее рациональное использование процессорного времени.

О дновекторные системы прерываний. На рис. 2.12 изображены структурные схемы МП-систем 8080 с обслуживанием одновекторных прерываний. Вектор прерывания — это ад­ рес подпрограммы обработки прерывания или число, по которому этот адрес автоматически вычисляется микропроцессором. Подключение выхода INTA системного контроллера 8238 к источнику напряжения питания +12 В переводит его в режим выдачи в МП машинного кода FFft команды RST 7 в ответ на запрос прерывания IRQ = 1 по входу INT [10]. При приеме за­ проса прерывания (при условии, что командой EI предварительно было установлено значение сигнала INTE ~ 1) МП 8080 выдает в системный контроллер слово состояния SW8>ш = 0010x011 (см. табл. 1.15), младший разряд которого D0 = 1 блокирует системную шину данных, т. е. вы­ борка команды RST 7 производится не из памяти команд программы, а из самого системного контроллера 8238. Формат команд RST п показан на рис. 2.13 — адрес вызова ППОП вычисля­ ется автоматически и определяется числом 8 х п - (8 х 7)i0 = 5б10 = 38i6-

На рис. 2.12, а изображена структурная схема МП-системы с обслуживанием по прерыва­ нию одного внешнего устройства 1/0-0. Прием запросов прерывания IRQ = 1 возможен только после установки командой EI значения сигнала INTE = 1. Сразу после приема запроса преры­ вания МП сбрасывает сигнал 1NTE в 0, что используется для сброса в 0 сигнала IRQ. Таким

OS ,Ж

Сброс запроса

л р ер ш а к к я

Рис. 2.12. Одновекторные системы прерываний

Прервать эту подпрограмму до ее завершения другие внешние устройства не в состоянии, так как команда разрешения прерываний EI находится в самом конце подпрограммы.

Для определения адресов переходов на программы обслуживания I/O-т удобно использо­ вать косвенно-регистровый метод адресации переходов (см. § 1.7). Пример 2:

; Начало подпрограммы обработки прерывания RST 7 с адресом вызова 7 x 8 = 56d = 38h