литература / Пухальский Проектирование микропроцессорных систем 2001

МЕТОДЫ ВВОДА-ВЫВОДА

2.1. Классификация регистров памяти и методов ввода-вывода

Большое разнообразие типов регистров памяти и триггеров (одноразрядных регистров), выпускаемых в виде отдельных ИС и используемых в интерфейсных БИС [5], может затруд­ нить изучение их применения в МП-системах. Все регистры памяти необходимо разделить на группы, исходя из их свойств как элементов МП-системы, а не из свойств элементов цифровых автоматов.

Классификация регистров памяти. Регистры памяти, как внешние устройства, по на­ значению подразделяются на регистры данных (устройства ввода, вывода и ввода-вывода), которые служат для выдачи и приема данных, регистры состояния (только устройства ввода), используемые для выдачи в МП информации о состоянии внешнего устройства, и региср}ры управления (только устройства вывода), позволяющие МП изменять функции, выполняемые внешним устройством. Регистры памяти могут быть как синхронными, так и асинхронными потенциальными. В интерфейсных БИС часто используются регистры вывода с обратным чтением (Read-Back), позволяющие как выводить, так и контролировать записанную в них ин­ формацию (рис. 2.1). Полное описание таких регистров (например, SN74ALS990 и 5'/V74A5'996) приведено в |5]. Регистры ввода-вывода данных состоят из двух регистров — регистра ввода и регистра вывода, подключенных к общей двунаправленной шине данных и имеющих один и тот же адрес порта, определяемый сигналом CS3 (рис, 2.1).

Изображенный на рис. 2.1 регистр ввода-вывода данных предназначен для подключения внешнего устройства, имеющего двунаправленную шину данных. Этот регистр предназначен для программного ввода-вывода с квитированием (сигналы STB и АСК, управляют триггерами флагов квитирования, которые на рис. 2.1 не показаны — см. § 2.3). Регистры данных называ­ ются также буферными регистрами, так как они часто используются для согласования шин данных внешних устройств с системной шиной данных МП-системы.

Пример 1 (операции ввода и вывода для устройств, изображенных на рис. 2.1):

MVI В, 55 /г ; Тестирование порта вывода с обратным чтением (В ^ -5 5 h - 0101 0101) MOV А, В

;Сг1, Cs2 и Cs3 — символические имена адресов портов, определяемые директивами ассемблера, CS!, CS2 и CS3 — физические адресные сигналы на рис. 2.1, соответствующие этим портам

Л; Чтение регистра ввода-вывода

На рис. 2.2 показан 8-разрядный регистр ввода-вывода, работа которого на ввод или вывод задается программным способом: MUX-1 и MUX-2 — двухканальные 8-разрядный и однораз­ рядный мультиплексоры. Мультиплексор M U X -1 подключает к входам данных регистра RG системную шипу данных (адресный вход мультиплексора А - Q = 0) иди шину данных внешне­ го устройства (А — Q - 1). Мультиплексор MUX-2 соответственно этому переключает сигнал

записи данных в регистр:

H = a - Q v S T B Q = I/O W • CS2 Q v S T B ■Q.

Отображение ввода-вывода на память. МП 8080А и 8085А имеют независимые адрес­ ные пространства для памяти (64 Кбайта) и внешних устройств (256 устройств ввода и 256 уст­ ройств вывода). Обращения к этим адресным пространствам сопровождается выдачей систем­ ных сигналов управления MEWR, MEMW и I/OR, I/OW соответственно. Адресное пространство внешних устройств можно и не использовать, если для чтения и записи в них данных сигналы I/OR и HOW заменить сигналами MEWR и MEMW. В этом случае часть адресного пространства памяти следует зарезервировать для внешних устройств и обращение к ним производить теми же командами, что и при обращении к памяти. Для управления адресным пространством вводавывода МП 8080А и 8085А имеют только две команды: IN port и OUT port, предназначенные только для передачи данных с участим аккумулятора А. Для управления же адресным про­ странством памяти имеется значительно больше команд, выполняющих в том числе и преобра­ зования операндов (см. § 1.6). Из этого следует, что к достоинствам отображения ввода-вывода на память следует отнести:

1)упрощение аппаратной части МП-системы (не нужно использовать системные сигналы управления I/OR и HOW);

2)упрощение программной части МП-системы за счет использования более сложных ко­ манд для ввода-вывода, чем команды IN port и OUT port,

3)возможность построения МП-системы с большим числом внешних устройств, чем не­ посредственно адресуемых командами IN port и OUT port.

ВМП-системе адресное пространство памяти можно использовать для расширения стан­ дартного адресного пространства ввода-вывода, отобразив на память внешние устройства, для которых не хватило места в стандартном адресном пространстве ввода-вывода. При отображе­ нии всех или части устройств ввода-вывода на память несколько усложняется адресация памя­ ти и внешних устройств, так как адресное пространство памяти необходимо разделить на две части. Например, если на память требуется отобразить 512 портов ввода-вывода, то разделение адресного пространства памяти на две части можно осуществить выходным сигналом детекто­ ра состояния адресных сигналов А)5 _ ш, реализующего функцию

ЕМ = А\$А\4А\уАиА\\А\оА9

(ЕМ = 1 — обращение к памяти, ЕМ = 0 — обращение к внешним устройствам). Для этого сиг­ нал ЕМ должен быть использован для включения/выключения раздельных адресных дешифра­ торов памяти и внешних устройств. Адреса портов ввода-вывода будут определяться значе­ ниями 1111 1 И х хххх хххх, где х = 0 и 1. Следовательно, для внешних устройств и памяти можно использовать непересекающиеся адресные пространства FE00 -г FFFF/г и 0000 4- FDFF/i соответственно.

Пример МП-системы с отображением устройств ввода-вывода на память приведен в § 3.9 (см. рис. 3.127 и соответствующую ему программу на с. 303).

2.2. Программный ввод-вывод без квитирования

Программный ввод-вывод без квитирования осуществляется непосредственно командами IN port и OUT port. Для выполнения этих команд затрачивается 10 тактов (5 мкс при частоте тактового сигнала 2 МГц, используемого в МП-системах, построенных на основе МП 8080А). Этот тип ввода-вывода требует меньших затрат времени по сравнению с программным вво­ дом-выводом с квитированием. Внешнее устройство в этом случае должно быть немедленно готовым выдать байт данных по значению сигнала I/OR = 0, генерируемому при выполнении команды IN port, и принять байт данных по значению сигнала I/O W = 0, генерируемому при выполнении команды OUT port.

сдвоенный 4-канальный демультиплексор, что позволяет адресовать четыре регистра ввода и четыре регистра вывода — рис. 2.4. б). Адресация всей БИС выполняется с помощью внешнего дешифратора (DC), на который подаются остальные адресные разряды — Д7_2.

Интерфейсные БИС могут иметь самые различные значения п (число выходов) и т (число входов), связывающих БИС с внешним устройством. Связи внешнего устройства с системными шинами, показанные штриховыми линиями, могут отсутствовать. Одним из назначений интер­ фейса является согласование входных и выходных сигналов I/O с системными шинами микро­ контроллера.

Управление программным вводом-выводом сигналом готовности READY. Сигнал готовности используется для увеличения длительности активных уровней системных сигналов управления внешними устройствами (I!OR, HOW) и памятью (MEMR, MEMW) при их недоста­ точном быстродействии:

READY 1__ => МП переходит в состояние ожидания, R E A D Y __Г => МП продолжает работу.

Продолжительность состояния ожидания МП всегда составляет целое число тактов, при­ чем в этом состоянии сигналы системных шин не изменяются, а значит, сигнал готовности предоставляет разработчику МП-систем возможность управления длительностью активных уровней (0) системных сигналов управления в широких пределах.

Управление вводом-выводом сИгнатом готовности READY используется в тех случаях, когда быстродействия внешних устройств недостаточно для их реагирования на значения сиг­ налов 1IOR = 0 и (или) U O W —0 стандартной длительности. Для обеспечения надежной работы интерфейса в этом случае требуется увеличить длительность активных уровней этих сигналов на один или несколько тактов. Для этого используется схема формирования сигнала готовно­ сти READY для МП 8085 или RDYIN (Ready Input) для МП 8080, подаваемого на генератор 8224, который формирует привязанный к тактовому сигналу ф2 сигнал готовности READY. Для краткости управление вводом-выводом сигналом готовности READY будем называть вводом-

выводом по готовности.

Структурная схема устройства ввода-вывода по готовности с адресным управлением по­ казана на рис. 2.5, а. Выходной сигнал RDYIN\ триггера устанавливается в состояние 1 перепа­ дом J сигнала

Н = (I/OR v I/OW) ■С5,.

Элемент задержки на время х сигнала

JJOR Sl JJOW = I/OR v I/OW

позволяет задать значение сигнала RDYIN - 0 необходимой длительности.

Элементы задержки можно использовать как асинхронные, так и синхронные, выполнен­ ные в виде цифрового автомата. Временные диаграммы, изображенные на рис. 2.5, б, поясняют формирование сигнала RDYIN\. Для объединения сигналов RDYIN, (J = 1 ... ш) от т независи­ мых внешних устройств применены ЛЭ НЕ с открытым коллекторным выходом [51.

Для введения одного такта ожидания элемент задержки всегда можно реализовать с по­