Файловый архив студентов. Файловый архив студентов.
1312 вуза, 5273 предмета.
/ Регистрация
FAQ Обратная связь Вопросы и предложения
Добавил:
kostikboritski@gmail.com Выполнение курсовых, РГР технических предметов Механического факультета. Так же чертежи по инженерной графике для МФ, УПП. Писать на почту. Дипломы по кафедре Вагоны Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Белорусский государственный университет транспорта
Предмет:
Программирование Цифровых Устройств
Файл:

литература / Пухальский Проектирование микропроцессорных систем 2001

.pdf
Скачиваний:
388
Добавлен:
12.11.2017
Размер:
21.12 Mб
Скачать
☆

140

Глава 1. Микропроцессоры 8080 и 8085

 

Для слова данных DB, (/ = 0 ... 15) разряды CBy (j = 0 ... 5) проверочного слова и синдрома

ошибки,

используемого для обнаружения двукратных и исправления однократных

ошибок

в слове данных, вычисляются на основании соотношений:

 

 

СВ0 —DB]?, © D B,, © D B,0 © DB9© DB(, © D B3 © DB\ © DBy© (CBm0 v S,So) © 1,

 

CBj = O Bi4 © D B [2 © DB[q© DB9® DBn © D B, © D B, © D B q ® (CBm, v S,So) © 1,

 

CB2= D B l5 ® D S ,2 © D B „ © D B8 © DB7© D B5© D B2© DB, © (CBM2 v S,S0),

 

 

C S 3 = D S,s © D S l4 © D S ,3 © D S9 © D B z ® D BS © O S4© D S 3 © (CBM3 v S,S0),

 

 

C S4 = D S ,5 © D S ,4 © D S ,3 © D S ,2 © D S ,, © D S I0 © D S 7 © D S 6 © (C SM4 v S,S0),

 

 

C S 5 = D B7 © D S 6 © D Bj © D S 4 © DB3 © D B2 © D S, © D S0© (CBM5 v S,S0),

 

где S',S0 — сигнал управления, задающий вычисление проверочного слова (S,S0 = 1, DB; — за­

писываемые в память разряды слова данных) и синдрома ошибки (S|S0 = 0 , DS, =

D SM, и

CBMj — разряды слова данных и проверочного слова,

прочитанных из памяти), а индекс М оз­

начает, что разряд может быть прочитан из памяти с ошибкой (0 вместо 1

или 1 вместо 0).

 

Таким образом, проверочные разряды вычисляются по формулам (табл.

1.4 0 ):

 

 

СВц = D S ,з © D S ,, © DS,,, © DB,, © D S6 © D S 3 © D S, © D S0,

 

 

 

 

C S, = D S ,4 © D S ,2 © DS,o © D S 9 © D B8 © D S4 © D S2 © D S0,

 

 

 

 

C S 2= D S 15 © DS,2 © D S ,, © D £ 8 © D S 7 © DB5 © D S2© D S, © 1,

 

 

 

C S3 = DS,5 © D B,4 © DS,3 © DB9 © D S 8 © DB5 © DB4 © D S 3 © 1,

 

 

 

C S 4 = D S ,5© D S ,4 © DB,3 © D B,2 © D S,, © D B,0 © D B7 © D B6 © 1,

 

 

CB5 = D S 7 © DB6 © D B5 © D S4 © D B3 © D S 2 © DB, © D S0 © 1,

 

 

 

 

а разряды синдрома ошибки — по формулам:

 

 

 

 

 

 

 

 

 

 

 

CBq = D S M,3 © D BM,( © DSmio © DBm9 © DBm6 © /^В \w © DBmi © DBmo© CSm0 ©

 

CB, —DBm,4 © D Bm,2 © D BMio© DSm9© DB^ig © DSm4 © DSm2 © DBmo© CSm, © 1,

 

C S2—D B m,5 © DBm,2 © DBm, 1 © D B^8 © D

S © DBms © D Bmj ©

, © СВм2,

 

 

C S3 —D B m,5 © ^ S m,4 © D BM13 © D S m9 © DBms © DBms © DBm4 © DBm3 © СВмз,

 

 

CB4 = D S m,5© D Sm,4 © DSm,3 © DBm,2 © DSmu © DSmio © D B^i © DBm6 © СВм4,

 

CS5 = DBM7 © DBm6 © DBm5 © D S4 © DB\,; © D S m2 © DBm, © ^ S mo© C S ms-

 

 

Таблица 1.40. Вычисление проверочных разрядов в ИС ‘616 и ‘617

 

 

Разряды

 

 

 

 

 

Разряды слова данных

 

 

 

 

 

проверочного слова

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

СВц

-

-

+

-

+

+

+

-

-

+

-

-

+

-

+

+

СВ,

-

+

-

+

-

+

+

+

-

-

-

+

-

+

-

+

СВ2

+

-

-

+

+

-

-

+

+

-

+

-

-

+

+

-

св3

+

+

+

-

-

-

+

+

 

-

+

+

+

-

-

-

св4

+

+

+

+

+

+

-

-

+

+

-

-

-

-

-

-

св5

 

 

 

 

 

 

 

 

+ + + + + + + +

1.11. Обнаружение и исправление ошибок в оперативных запоминающих устройствах 141

Устанавливаемые значения флагов ошибок представлены в табл. 1.41. Свойства синдрома

ошибки приведены в табл.

1.42,

а

связь

между кодом

синдрома

ошибки и типом

ошибки

(DBj— однократная ошибка, 2 — двукратная

ошибка, M L

— многократная

ошибка) — в

табл. 1.43. Однократные ошибки исправляются без каких-либо последствий.

 

 

 

 

 

 

Таблица 1.41. Флаги ошибок ИС ‘616 и ‘617

 

 

 

 

 

Число ошибок

Флаг ошибки

 

Примечание

 

 

 

 

 

DBj

CBj

 

ERR

MERR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

0

 

1

 

1

Ошибок нет

 

 

 

 

 

 

1

0

 

0

 

1

Коррекция данных

 

 

 

 

 

0

1

 

0

 

1

Коррекция данных

 

 

 

 

 

 

1

1

 

0

 

0

Запрос прерывания

 

 

 

 

 

2

0

 

0

 

0

Запрос прерывания

 

 

 

 

 

0

2

 

0

 

0

Запрос прерывания

 

 

 

 

 

 

Таблица 1.42. Синдром ошибки ИС ‘616 и ‘617

 

 

 

 

Ошибка

Код синдрома ошибки

 

Ошибка

 

 

Код синдрома ошибки

 

в разряде CB5 св4 СВ3 св2 СВ,

СВо

в разряде

СВ5 СВ4

СВз

св2 СВ, СВо

DB0

0

1

1

1

0

0

D B{2

 

1

0

1

0

 

0

1

DB\

0

1

1

0

1

0

DB,з

 

1

0

0

1

 

1

0

DB2

0

1

1 0

0

1

DB |4

 

1 0

0

1

0

1

DB3

0

1

0

1

1

0

DB,j

 

1

0

0

0

 

1

1

DB4

0

1

0

1

0

1

 

 

 

 

 

 

 

 

 

 

DB*,

0

1

0

0

1

1

СВо

 

 

1

1

1

1

 

1

0

DB6

0

0

1

1

1

0

CB,

 

 

1

1

1

1

 

0

1

d b 7

0

0

1 0

1

1

св2

 

1

1

1

0

 

1

1

DB8

1

1

0

0

0

1

CB3

 

1

1

0

1

 

1

1

d b 9

1

1 0

1 0

0

св4

 

1 0

1

1

 

1

1

DB io

1 0

1

1 0

0

св5

 

0

1

1

1

 

1

1

D B n

1 0

1 0

1 0

—

 

 

1

1

1

1

 

1

1

 

 

Таблица 1.43. Типы ошибок ИС ‘616 и ‘617

 

 

 

 

 

CW

 

 

 

 

 

св5 св4 СВз

 

 

 

 

 

 

с в 2 СВ,

СВо

ООО

001

010

011

100

 

101

110

111

 

 

0 0 0

2

 

ML ML

2

ML

 

2

2

ML

 

 

 

0 0 1

ML

 

2

2

d b 2

2

 

D B, 2

d b 8

2

 

 

 

0

1

0

ML

 

2

2

DB,

2

 

D B „

ML

2

 

 

 

0

1 1

2

 

d b 7

D B5

2 D B, 5

 

2

2

CB2

 

 

1 0 0 ML

 

2

2

DB 0

2 DB, о d b 9

2

 

 

 

1

0

1

2

 

ML

d b 4

2

D B \4

 

2

2

CB,

 

 

1

1

0

2

 

DBb

DB 3

2

DB, з

 

2

2

CB0

 

 

1

1

1

ML

 

2

2

CB5

2

 

CB4

CB,

0

 

 

 

142

Глава 1. Микропроцессоры 8080 и 8085

 

 

 

 

Таблица 1.44. Управление побайтной работой ИС ‘616 и ‘617

 

З Д

Функция EDAC

Byte„

OEB„LEDBO

CBj

OECB ERR MERR

Чтение 10

Чтение D S15_0 и Cfi5„0

Вход

1

x

Вход

1

1/0 1/0

 

из памяти и установка

 

 

 

 

 

 

_______________ флагов ошибок____________________________________________________________

Чтение

1

1

Фиксация в регистрах

Фиксация

1

0

Фиксация

1

1/0

1/0

 

 

 

D S |5 о и СВ5_0

в х о д н ы х

 

 

CBj

 

 

 

 

 

 

__________________________ данных___________________________________________

Чтение

1

1

Коррекция D B ,5_о и

Фиксация

1

1

Выход

0

1/0

1/0

 

 

 

генерация синдрома

выходного

 

 

синдрома

 

 

 

_______________ ошибки СВ5_о____________ слова____________________________________________

О

Л Л

Модификация одного

„

,

1

„

 

 

 

Я -

Вх°д

1

Выход

О

1

1

Запись

0 0

или двух байт и

Выход

_

1

CW

 

 

J

0

 

 

 

 

_______________ генерация нового CW______________________________________________________

Если МП записывает в память только один байт слова, то сначала нужно прочитать недос­ тающий байт из памяти, затем вычислить проверочное слово CW и записать его в память вме­ сте с байтом, поступившим из МП (табл. 1.44).

Обнаружение и исправление ошибок в ОЗУ требует дополнительных аппаратных затрат и может уменьшить (незначительно) быстродействие МП-системы. В МП-системах, предназна­ ченных для решения особо важных задач, связанных с управлением объектами военного назна­ чения, необходимо идти на такие затраты для обеспечения повышенной надежности их работы. Наименьших аппаратных затрат требует контроль паритета (обнаружение однократных оши­ бок) в связи с чем серийно выпускаются 9-разрядные статические (см. § 1.10) и динамические оперативные запоминающие устройства, а также 9-разрядные приемопередатчики (см. § 1.12) и 9-разрядная память типа FIFO (см. § 2.6).

1.12. Шинные драйверы, приемопередатчики и регистры памяти

Логические элементы, шинные драйверы, приемопередатчики, триггеры и регистры памя­ ти, используемые при проектировании МП-систем, подробно описаны в книге [5]. В настоящее время фирмой Texas Instruments разработано много новых высококачественных технологий производства ИС, по которым изготовляются (повторяются) как старые функциональные уст­ ройства SN74TTTxxx (77Т — аббревиатура технологии), имеющие универсальное назначение, так и новые, большинство которых построено на основе функциональных устройств SNIATTTxxx. Так, спроектировано два новых семейства ИС:

SNlATTTlGxxx (1G — ИС, содержащие один ЛЭ, шинный драйвер или триггер в корпусе), позволяющие уменьшить размер и вес проектируемых устройств (печатных плат);

5/V7477T16xxx (технологии ТТТ Widebus™), где число 16 означает ИС с удвоенной раз­ рядностью шины данных (8 -, 9- и 10-разрядные ИС S7V74777xxx, предназначенные для исполь­ зования в 16-, 32- и 64-разрядных МП-системах).

Номера ххх этих ИС равны номерам функциональных аналогов ИС SNIATTTxxx. Семейство ИС SN14TTTlGxx.x. Эти ИС приведены в табл. 1.45 — все они выполняются

в миниатюрных корпусах, имеющих 5 выводов (рис. 1.69; А, В, D — информационные входы; ОЕ, ОЕ, CLK — управляющие входы; У, Q — выходы).

Рис. 1.70. Корпусы ИС 57V7477T1GXXX
Код корпуса: DBV Шаг выводов: 0,95 м м Площадь: 9,3 м м 2
SOT-23
M icroG ate Logic
SOT-323
Код корпуса: D C K Шаг выводов: 0,65 м м Площадь: 4,2 м м 2
P ico G a te L ogic
2,0 мм ■
Three-state Output,
Р5
,9 м м

 

1.12. Шинные драйверы, приемопередатчики и регистры памяти

143

 

Таблица 1.45. И нтегральные схемы типа SN 74T T T lG xxx

 

Тип ИС

Технология

Выводы

 

Описание

корпуса

XXX

A H C A H C T LVC A LV C CBT CBTLV

00

2NAND

#

#

+

-

-

-

02

2NOR

#

#

+

-

-

-

04

N O T

#

#

+

+

-

-

/704

Unbuffered N O T

#

-

-

-

-

-

05

N O T (ODO)

-

-

+

-

-

-

08

2AND

#

#

+

+

-

-

14

S T - N O T ( Y = Q )

#

#

+

+

-

-

32

2 OR

#

#

+

+

-

-

79

D-триггер (CLK - H, Q)

-

-

+

+

-

-

86

XOR

#

#

+

-

-

-

125

BD (ОЁ, TS)

#

#

+

+

#

+

126

BD (OE, TS)

#

#

+

+

-

-

132

2 A N D -S T -N O T ( Y - Q )

#

#

+

-

-

-

PI PI P2 P2 P2 PI P2 PI P5 PI P3 P4 PI

П р и м е ч а н и е : # — выпускается, + — намечено к выпуску (1998 г.); TS —

ODO — Open-Drain Output, ST — триггер Шмитта, BD — Bus Driver.

PI Р2 РЗ Р4

Рис. 1.69. Интегральные схемы типа S/V7477TlGxxx

Размеры корпусов показаны на рис. 1.70

{SOT — Small-Outline Transistor Package).

Чрезвычайно малые размеры ИС, названных логикой Microgate и PicoGate, упрощают их размещение на печатной плате (Printed Circuit Board — РСВ) и предоставляют удобства при использовании их для изменения функцио­ нальных возможностей специализированных ИС — ASIC (Application Specific Integrated Cir­ cuits — интегральные схемы прикладной ори­ ентации). Логика Microgate и PicoGate позво­ ляет проектировщику существенно уменьшить длину соединительных проводников на печат­

ной плате и тем самым снизить в системе EMI-помехи (Electromagnetic Interference). Возмож­ ность при ничтожно малых затратах изменять функции выходов ASIC позволяет использовать их для новых приложений, а также исправлять малые дефекты в проектах ASIC. Параметры ИС типа SN14'!771 Gxxx приведены в табл. 1.46.

144 Глава I. Микропроцессоры 8080 и 8085

Таблица 1.46. П араметры ИС типа SN 74T T T lG xxx

 

 

Техно­

 

CQ О

tpd, не

lo J V ca

 

 

IohIVcc,

 

 

логия

 

(max)

 

мА/B (max)

мА/B (max)

 

 

 

 

 

 

 

А Н С

 

 

5

 

5,5

 

8/5±0,5 В

 

-8/5±0,5 В

 

 

 

 

3,3

 

7,9

 

4/3,3±0,3 В

-4/3,3±0,3 В

 

 

 

 

 

 

 

 

 

 

АН С Т

 

 

5,0

 

6,5

 

8/5

 

 

-8/5

 

 

LVC

 

 

3,3

 

 

 

24/3;

12/2,7

-24/3;-12/2,7

 

 

 

 

2,5

 

4,3

 

8/2,3

 

 

-8/2,3

 

 

 

 

 

 

 

 

 

 

 

 

ALVC

 

 

3,3

 

 

 

24/3

 

 

-24/3

 

 

 

 

2,5

 

3,0

 

12/2,3

 

 

-12/2,3

 

 

 

 

 

 

 

 

 

 

 

 

СВТ

 

 

5,0

 

0,25

 

—

 

 

 

—

 

 

CBTVL

2,5/3,3

 

0,25

 

—

 

 

 

—

 

‘16240/‘16244

 

 

 

‘16241

 

 

‘16540/‘16541

lO f t 1

а - -

 

 

1ш

 

■о—

 

1OE\{.

 

u —

]lO f 2

48

Ъ ш

 

\

48

Ъ О Е

1

48

m

[

2

47

]1Л1

ш

[

2

47

]Ь41

m

[

2

47

3 1A1

 

ш

[

3

46

3lA2

т

[

3

46

3lA2

m

[

3

46

3 1A2

g n d C 4

45

I g n d

g n d I

4

45

I g n d

g n d I

4

45

3 GND

1узС 5

44

3lA3

1УЗ[ 5

44

]lA 3

ш С 5

44

3 1A3

1К4[ 6

43

3lA4

1Г4[ 6

43

3 1A4

1У4[ 6

43

3 1A4

VrcC 7

42

3 v cc

Vccl 7

42

3 Vcc

Vccl 7

42

3 Vcc

2K l[ 8

41

32А1

2 Y ll 8

41

]2A1

1K5[ 8

41

3 1A5

2 У 2 [

9

40

]2А2

2 К 2 С

9

40

]2A2

1№ [ 9

40

3lA6

С М )[

10

39

I g n d

g n d Z 10

39

3 GND

g n d I

10

39

3 GND

2КЗ[

] 1

38

]2ЛЗ

2УЗ[

11

38

32АЗ

t У7[

] 1

38

3 1A7

2К4[

12

37

32А4

2Г4[

12

37

32A4

1F8[

12

37

3 1A8

з

п [

13

36

З з А

1

з п С

13

36

З З А 1

2 Y ll

13

36

32A1

ЗК>[ 14

35

З з А 2

3 n l

14

35

33A2

2Y2l

14

35

32A2

C/VD[ 15

34

I g n d

g n d I

15

34

3 GND

g n d I

15

34

3 GND

з у з [

16

33

З з а з

з у з С

16

33

ЗЗАЗ

2K3[ J6

33

32АЗ

ЗУ4[ 17

32

З з А 4

ЗУ4[ 17

32

ЗЗА4

2F4[ 17

32

32A4

VccC 18

31

3 Vcc

Vccl 18

31

3 Vcc

Vccl 18

31

3 Vcc

4 П [

19

30

34А1

4У1[ 19

30

34A1

2F5[ 19

30

32A5

4К2[ 20

29

]4А2

4 Y2l 20

29

]4A2

2Уб[ 20

29

]2A6

c , v z ; [

21

28

I g n d

g n d L 21

28

3 GND

g n d I

21

28

3 GND

4 КЗ[ 22

27

]4АЗ

4УЗ[ 22

27

34АЗ

2 Y ll 22

27

]2A7

4К4[ 23

26

]4А4

4У4[ 23

26

34A4

2r e [

23

26

32A8

4 0 я [

24

25

Ъ ш

4о е Е 24

25

Ъ О Е

2 0 Ж [ 24

25

ЛгОЮ.

 

BD (4 bit х 4)

 

 

BD (4 bit х 4)

 

BD(%bitx2)

VoiJVccHob

Vон!Vcc,

Лгс>

В/В/мА (max)

В/В (min)

мкА

0,36/4,5/8

3,94/4,5/—8

 

0,36/3/4

2,58/3/—4

10

0,36/4,5/8

3,94/4,5/—8

10

0,55/3/24

2,2/3/—24

 

0,7/2,3/8

1,7/2,3/-8

10

0,55/3/24

2,0/3/—24

 

0,7/2,3/12

1,7/2,3/—12

10

—

—

1,0

—

—

1,0

‘16620/‘16623 ‘16245/‘16640

1o e a b L

a

”

llO EB A

\ d i r L 1

U

] l OE

1

48

 

48

I B l[ 2

47 3lA l

i b i E 2

47 3 IA 1

iB 2 l

3

46

 

3 1A2

1В2С 3

46

3 1/12

g n d I

4

45

 

3 GND

g n d I

4

45

I gnd

1B3[ 5

44

 

3 1A3

1взС 5

44

3 1A3

1B4[ 6

43

 

3lA4

1B4[ 6

43

3 1A4

Vccl 7

42

 

3Vcc

Vccl 7

42

3 VCc

lB 5 l 8

41

 

3 1A5

1B5C 8

41

3 1A5

1Вб[ 9

40

 

3 1A6

1ВбС 9

40

3 IA6

g n d I

10

39

3 GND

g n d I

10

39

I gnd

1B7[ 11

38

 

3 1A7

1B7[

11

38

3 IA7

1B8[ 12

37

 

3 1A8

1B8[

12

37

3 1A8

2B l[ 13

36

 

32AI

2 S l [

13

36

32A1

2B2[ 14

35

 

32A2

2B2l 14

35

32A2

g n d I 15

34

 

I g n d

g n d Z 15

34

I g nd

2B3[ 16

33

 

З 2АЗ

2B3[ 16

33

З 2АЗ

2B4[ 17

32

 

3 2 A 4

2B4[ 17

32

32A4

V'crC 18

31

 

3Vcc

Vccl 18

31

3 Vcc

2B5[ 19

30

 

32A5

2B5[ 19

30

32A5

2Вб[ 20

29

 

]2A6

2Вб[ 20

29

]2A6

g n d I

21

28

 

3 GND

g n d I

21

28

I g n d

2 B ll 22

27

 

32A7

2 B ll 22

27

З2А7

2B8C 23

26

 

32A8

2B $l 23

26

З2А8

20£А В [ 24

25

p 2 OEBA

2DIr I

24

25

Ъ ~OE

TR/RC (8 bit x 2)

TR/RC (8 bit x 2)

Рис. 1.71. Шинные драйверы и приемопередатчики Widebus™ фирмы T<?.r«.v Instruments

Ш инные драйверы и приемопередатчики Widebus™ фирмы Texas Instruments. Шин­ ные драйверы (Buffers/Drivers) и приемопередатчики (B;« Transceiver) Widebus™ изображены на рис. 1.71, а в табл. 1.47 и 1.48 дано описание их работы. На рис. 1.72 приведен пример прие­ мопередатчика Widebus+™.

 

 

1.12. Шинные драйверы, приемопередатчики и регистры памяти

145

 

 

 

 

Таблица 1.47. Описание работы шинных драйверов

 

 

 

‘16240/‘16540*

 

 

 

 

 

 

 

 

 

‘16241

 

 

 

 

 

 

 

 

 

‘16244/‘16541 *

 

ОЕ Л ВЫХОД Y

 

ОЕ

Л

Выход Y

 

ОЕ

А

Выход Y

 

ОЕ

А

Выход Y

 

0

0

 

1

 

 

0

 

0

 

 

0

 

 

 

1

 

0

 

 

0

 

 

 

0

 

0

0

 

 

0

1

 

0

 

 

0

 

1

 

 

1

 

 

 

1

 

 

1

 

 

1

 

 

 

0

 

1

1

 

 

1

X

 

Z

 

 

1

 

X

 

 

Z

 

 

 

0

 

X

 

 

Z

 

 

 

1

X

Z

 

 

 

П р и м е ч а н и е

 

* для ИС‘16540/‘16541 сигнал ОЕ = OEi&OE2.

 

 

 

 

 

 

 

 

 

Таблица 1.48. Описание работы приемопередатчиков

 

 

 

‘16245

 

 

 

 

‘16640

 

 

 

 

 

 

 

 

‘16620

 

 

 

 

 

 

 

‘16623

0Е

DIR

Операция

ОЕ

DIR

Операция

 

ОЕВА ОЕАВ

Операция

ОЕВА ОЕАВ

Операция

0

0

В ^ А

 

0

 

 

0

 

 

В - ^ А

 

 

 

0

 

 

 

0

 

 

В А

 

0

 

0

В —> А

0

1

А - > В

 

0

 

 

1

 

 

А ^ В

 

 

 

1

 

 

 

1

 

 

А В

 

1

 

1

А - > В

1

X

Isolation

1

 

 

X

 

Isolation

 

 

1

 

 

 

0

 

 

Isolation

 

1

 

0

Isolation

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

1

 

 

В —> А,

 

0

 

1

В —> А,

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

А ^ В

 

 

 

 

 

А - + В

 

 

 

 

 

 

 

 

 

 

 

 

-gS-lti,

J tq S P ,

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

^ -4 ;<QjOO^-O|0 Q ^Set4a a —a c o e s a a ^ o j e s e j

 

 

 

 

 

 

 

 

 

 

 

 

 

 

, ——О —I—>|cvi

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

П П П П П П П П П П П П П П П П П П П П П П П П П

 

 

 

 

 

 

 

100 99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

80

79

78

77

76

 

 

 

 

 

1А9 С 1 •

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

75

 

 

 

 

 

□

159

 

 

 

2А] С 2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

74 □ 251

 

 

 

GND С 3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

73

3 GND

 

 

 

2А2 С 4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

72

 

 

 

 

 

3

2B2

 

 

 

2АЗ С 5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

71

3

253

 

 

 

2А4 С 6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

70 □ 254

 

 

 

2А5 С 7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

69

 

 

 

 

 

□ 2B5

 

 

 

GND С 8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

68

 

 

 

 

 

J GND

 

 

 

2А6 С 9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

67

3

2B6

 

 

 

2А7 С 10

 

 

 

 

 

 

 

 

SN74ABT32245

 

 

 

 

 

 

 

66 3

2B1

 

 

 

2Л8 С 11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

65 3

258

 

 

 

2А9 С 12

 

 

 

 

 

 

36 -bit Bus Transceivers

 

 

 

 

 

 

64 □ 259

 

 

 

Vcc С 13

 

 

 

 

 

 

 

 

 

 

 

 

63

□ Vcc

 

 

 

 

 

 

 

 

 

 

With 3 -State O utputs

 

 

 

 

 

 

 

 

 

 

ЗА1 С 14

 

 

 

 

 

 

 

 

 

 

 

 

 

 

62

3

351

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЗА2 С 15

 

 

 

 

 

 

 

Корпус типа TQFP

 

 

 

 

 

 

 

61

3 352

 

 

 

ЗАЗ С 16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

60

 

 

 

 

 

□ 353

 

 

 

ЗА4 С 17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

59

 

 

 

 

 

□ 354

 

 

 

GND С 18

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

58

 

 

 

 

 

□ GND

 

 

 

ЗД5 С 19

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

57

 

 

 

 

 

3

355

 

 

 

ЗАЬ С 20

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

56

 

 

 

 

 

□ 356

 

 

 

ЗА7 С 21

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

55

□ 357

 

 

 

3/18 С 22

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

54

□ 358

 

 

 

GND С 23

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

53

 

 

 

 

 

□ GND

 

 

 

ЗА9 С 24

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

52

 

 

 

 

 

□ 359

 

 

 

441

11 25

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

51

 

 

 

 

 

3

451

 

 

 

 

 

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

 

 

 

 

 

 

 

uuuuuu U U U UU LI LJ U U U LTD□ U U U U U U

 

 

 

 

 

 

 

« N m ^ Q W - j v O r - O O O s Q Q C t q

 

 

CC Cl

^

 

Г -

Ю

IT,

Q

r f

Г )

(N

 

 

 

Рис. 1.72. Четыре 9-разрядных приемопередатчика (Widebus+™)

10 Г. И. П ухальский

146

 

Глава I. Микропроцессоры 8080 и 8085

 

 

Таблица 1.49. И нтегральны е схемы типа SN74 ТТТ1бххх Widebus™

Тип ИС

 

 

 

Технология

 

 

 

XXX

А Н С

А Н С Т

А С

A C T

А В Т

ALB

A LV C

LVT

LVC

240

+

+

+

+

+

-

+

+

+

241

-

-

-

+

+

-

-

+

-

244

+

+

+

+

+

+

+

+

+

245

+

+

+

+

+

+

+

+

+

373

+

+

+

+

+

-

+

+

+

374

+

+

+

+

+

-

+

+

+

540

+

+

-

+

+

-

-

-

+

541

+

+

-

+

+

-

-

+

+

623

-

-

+

+

+

-

-

-

-

640

-

-

+

+

+

-

-

-

-

821

-

-

-

-f

+

-

+

-

-

823

-

-

+

+

+

-

+

-

-

841

-

-

-

+

+

-

+

-

-

 

‘16373

 

 

‘16374

 

 

 

ТТ~'

Ъс

\ o e L i

U

] l CLK

i M

i

48

48

l < 21 С 2

47

] m i

i e i [ 2

47

] l £ ) l

lQ 2l 3

46

II102

1Q2Z 3

46

] l D 2

g n d Z 4

45

I g n d g n d Z 4

45

I g n d

iQ*Z 5

44

]l0 3

123 С 5

44

Hi 03

1G4[ 6

43

]lD 4

1Q4[ 6

43

H104

Vccl 7

42

IVcc

VccZ 7

42

] v rf

\Q5Z Я

41

II105

1G5C 8

41

] l 0 5

I 0 6 [

9

40

]l0 6

1G6 [ 9

40

]l0 6

g n d Z И)

39

I g n d g n d Z 10

39

I g n d

1<27[ 11

38

] l 0 7

\Q lZ

11

38

] l D7

[QSZ 12

37

] l 0 8

\Q»Z

12

37

] l 0 8

2(21С 13

36

]2D1

2QlC

13

36

]2D I

2Q2\_ !4

35

12D2

2G2[

14

35

II202

GNDi 15

34

I g n d

GNDl

15

34

I g n d

203[

16

33

12D3

2Q3[

16

33

II203

2Q4Z 17

32

11204

2Q4C

17

32

11204

VccZ 18

3J

IVcc

VfcL

18

31

H Vcc

2Q5l 19

30

12D5

2Q5 [

19

30

]2D5

2£?б[ 20

29

]2 0 6

2S 6[ 20

29

]2 D6

g n d L 21

28

I g n d g n d I 21

28

I g n d

2(77С 22

27

11207

2(27 [

22

27

]2D7

2Q8[ 23

26

]2D8

2QsZ 23

26

]2D8

2o e [

24

25

Ъс

2Ш 24

25

ЪCLK

(8 разрядов) x 2

(8 разрядов) x 2

Корпус типов SSO P и TSSOP (Plastic 300 mil)

‘16821

lO Z^ 1

U

] l CLK

56

1( 2 1 С 2

55 U l O l

1< 2 2 [ 3

54

11102

g n d L 4

53

] g n d

1<2 зС 5

52

Hi 03

1Q4[ 6

51

]lD 4

VccZ 7

50

] Va­

1<25[ 8

49

il IDS

1<2б[ 9

48

] ID6

\Q lZ 10

47

l l D 7

g n d Z 11

46

I g n d

1G8[ 12

45

]lD 8

1Q9 [ 13

44

] 1D9

1 0 io[ 14

43

]m io

2Q\Z 15

42

] 2 D 1

2Q2Z 16

41

J2D2

2Q3Z 17

40

]2 0 3

g n d Z !8

39

I g n d

2Q4Z 19

38

]2 0 4

2Q5 [ 20

37

]2 0 5

2Q6Z 21

36

12D6

vccZ 22

35

2Vcc

2QlZ 23

34

]2 0 7

2Q8[ 24

33

]2D8

g n d Z 25

32

I g n d

2Q9Z 26

31

]209

2QloZ 27

30

II2010

2Oe L 28

29

]2 CLK

(10 разрядов) х 2

‘16823

1c l r Z 1

U

 

 

CLK

56

]

l

w i Z 2

55

]

l

CLKEN

1(21 С3

54

] m i

g n d Z 4

53

I g n d

IQ2Z 5

52

~]\D2

\QbZ 6

51

]lD 3

VccZ 7

50

IVcc

l(24C 8

49

]lD 4

1Q5[ 9

48

] 1D5

IQ6Z 10

47

II106

g n d Z 11

46

I g n d

1Q7C 12

45

D 1D7

iq h C 13

44

]lD 8

1Q9Z 14

43

11109

2Q \ С 15

42

] 2 D1

2Q2Z 16

41

] 2 D 2

2Q3 С 17

40

]2D3

g n d Z 18

39

I g n d

2Q4Z 19

38

]2 0 4

2Q 5l

20

37

]2D5

2Q6Z

21

36

] 2 D 6

VccZ

22

35

3 Vcc

2QlZ

23

34

]2D 7

26»[

24

33

]2D8

g n d Z

25

32

JG jVD

2Q9Z

26

31 D2D9

20EZ 27

30

3 2 CLKEN

2CLR{. 28

29

12 CLK

(9 разрядов) х 2

‘16841

1o e L 1 U

56 ~]yle

l Q l C

2

55

] l D l

. l ! 2 2 [ 3

54 ] l 0 2

g n d Z 4

53

] gwd

1Q3C 5

52

]lD 3

1S4C 6

51

]lD 4

VccZ 7

50 H Vcc

1Q5C 8

49

D1D5

1(2бС 9

48

] Ю 6

\Q lZ

10

47

] 107

g n d Z 11

46

I g nd

1 0 8 [ 12

45

D108

1Q9[ 13

44

3 109

i e i o C 14

43

HlDlO

2(21Z 15

42

] 2 D 1

2G2[ 16

41

]202

2Q3[ 17

40

]203

g n d Z 18

39

~\g n d

2Q4Z 19

38

J204

2Q 5l 20

37

]205

2Q6Z 21

36

]206

V'ccC

22

35

Hv'cc

2Q7[ 23

34

]207

2Q8[

24

33

]2D8

g n d Z

25

32 J GND

2Q9Z

26

31 D2D9

2£210[

27

30 112010

2O il.

28

29 □2 LE

(10 разрядов) х 2

Рис. 1.73. Регистры памяти Widebus™ фирмы Texas Instruments

1.12. Шинные драйверы, приемопередатчики и регистры памяти

147

В табл. 1.49 перечислены технологии фирмы Texas Instruments, по которым изготовляются ИС типа 5ЛГ74У771бххх Widebus™. Номера ххх этих ИС совпадают с соответствующими номе­ рами 8-разрядных шинных драйверов, приемопередатчиков и регистров памяти [5].

Регистры памяти Widebus™ фирмы Texas Instruments. На рис. 1.73 приведены регистры

памяти Widebus™, наиболее часто используемые при проектировании МП-систем.

Типы корпусов ИС. К настоящему времени разработано много типов корпусов, разли­ чающихся габаритными размерами, шагом контактов (выводов), материалом корпуса и други­ ми параметрами (длина корпуса определяется числом выводов). Размеры и коды некоторых типов корпусов приведены в табл. 1.50. Для описания линейных размеров корпусов и их выво­ дов принято использовать единицы длины: тт (миллиметр), inch (дюйм) и mil (мил) — одна тысячная дюйма. Так как 1 inch = 25,4 мм, то 1 mil = 0,0254 мм. Первые ИС, имеющие 14 и 16 выводов, выпускались в корпусе PDIP, ширина которого (без учета размеров выводов) равна 300 mil (7,62 мм — калибр 3-линейной винтовки С. И. Мосина).

Фирма Texas Instruments для производства ИС использует следующие типы корпусов (звездочкой отмечены корпусы для ИС военного назначения):

CDIP * — Ceramic Dual-In-Line Package (керамический корпус с двухрядным расположе­ нием выводов);

CFP* — Ceramic Flat Package (керамический корпус с планарными выводами);

CPGA * — Ceramic Pin Grid Array (керамический корпус с многорядными штырьками); CQFP * — Ceramic Quad Flat Package (керамический корпус с четырехсторонними пла­

нарными выводами);

LCCC * — Leadless Ceramic Chip Carrier (керамический кристаллоноситель без выводов; контакты напылены на керамику);

LFBGA —Low-Profile Fine-Pitch Ball Grid Array (MicroStar BGA™', корпус с многорядны­ ми круглыми штырьками);

PDIP — Plastic Dual-In-Line Package (пластмассовый корпус с двухрядным расположени­ ем выводов);

PLCC — Plastic Leaded Chip Carrier (пластмассовый корпус с выводами на кристаллоносителе— J-образные контакты, заходящие под нижнюю поверхность корпуса; см. рис. 2.25);

QFP — Plastic Quad Flat Package (пластмассовый корпус с четырехсторонними планар­

ными выводами);

 

 

 

 

 

 

 

 

Таблица 1.50. Типы корпусов интегральных схем

 

 

Тип

Число

Ширина

Шаг

 

Фирменные коды корпусов

корпуса,

выводов,

 

 

 

 

 

корпуса

выводов

Т1

 

 

 

 

мм

мм

Philips

Fairchild

Toshiba

Motorola

 

 

PDIP

14, 16, 18, 20

7,87

2,54

N

N

N

P

P, N

24

7,87

2,54

NT

N

—

P

N

 

S01C

8, 14, 16

4,0

1,27

D

D

M/S

F

D

16, 20, 24

7,59

1,27

DW

D

WM

FW

DW

 

SSOP

14, 16, 20, 24

5,6

0,65

DB

DB

MSA

FN

SD

48, 56

7,59

0,635

DL

DL

MEA

—

—

 

TSSOP

8, 14, 16, 20, 24

4,5

0,65

PW

PW

MTC

FS

DT

48, 56, 64

6,4

0,5

DGG

DGG

MTD

FT

—

 

TVSOP

14, 16, 20, 24, 48, 56

4,5

0,4

DGV

—

—

—

—

80

8,4

0,4

DBB

 

 

 

 

 

 

 

 

 

1G

5

1,8

0,95

DBV

—

—

F

—

Ю1

148 Глава 1. Микропроцессоры 8080 и 8085

QSOP — Quarter-Size Outline Package',

SOIC — Small-Outline Integrated Circuit (ИС с выводами малого размера);

SOP — Small-Outline Package (корпус с выводами малого размера);

SOT — Small-Outline Transistor Package (корпус типа транзисторного с пятью выводами малого размера);

SOT-23 — MicroGate (см. рис. 1.69 и 1.70);

SOT-323 — PicoGate (см. рис. 1.69 и 1.70);

SSOP — Shrink Small-Outline Package (корпус с выводами уменьшенного размера);

TQFP — Plastic Thin Quad Flat Package (пластмассовый корпус с тонкими четырехсто­ ронними планарными выводами — см. рис. 1.72);

TSSOP — Thin Shrink Small-Outline Package (корпус с тонкими выводами уменьшенного размера — см. рис. 1.73);

TVSOP — Thin Very Small-Outline Package (корпус с тонкими сверхмалыми выводами).

Н овые технологии интегральны х схем. В табл. 1.45 и 1.49 приведены некоторые новые технологии изготовления ИС, разработанные фирмой Texas Instruments. По этим технологиям изготавливается широкий набор функциональных узлов, наиболее часто используемых при проектировании МП-систем: шинные драйверы, шинные приемопередатчики (без регистров памяти, с регистрами памяти, со схемами контроля четности), синхронные и асинхронные ре­ гистры памяти. Ниже приведено краткое описание этих технологий.

AC/ACT (Advanced CMOS Logic) — надежные маломощные семейства ИС, изготавливае­ мые по 1-мкм CWOS-технологии и содержащие более 160 ИС (ЛЭ, триггеры, регистры, драйве­ ры, счетчики, приемопередатчики и др.), обеспечивающие выходные токи 24 мА. Выпускаются ИС со стандартным и центральным расположением выводов питания, позволяющим умень­ шить помехи в быстродействующей логике при одновременном переключении нескольких сигналов. Входы ИС семейства АС совместимы с выходами КМОП ИС, а входы ИС семейства ACT — с выходами ТТЛ ИС.

АНС/АНСТ (Advanced High-Speed CMOS Logic) — логические семейства ИС, представ­ ляющие собой естественное усовершенствование семейств НС/НСТ. Эти семейства предназна­ чены для пользователей, которые нуждаются в большем быстродействии для маломощных с низким уровнем помех приложений. Изготавливаются ИС семейства АНС на основе процесса

EPICl-S (Enhanced-Performance Implanted CMOS), который характеризуется высокой эффек­ тивностью при низкой стоимости. ИС семейства АНС имеют рабочие характеристики:

быстродействие — типовая задержка распространения сигналов составляет 5,2 не (для 8-разрядных функциональных узлов), т. е. приблизительно в три раза меньше, чем в ИС семейства НС',

низкий уровень помех без проблем положительных и отрицательных выбросов напряже­ ния, типичных для ИС с большим быстродействием и большими выходными токами, как в се­ мействе АНС\

выходной ток драйверов равен ±8 мА и ±4 мА при напряжениях питания +5 В и +3,3 В соответственно;

малая мощность потребления — максимальное значение тока в статическом режиме равно 40 мкА (вдвое меньше, чем в ИС семейства НС).

LVC (Low-Voltage CMOS Technology) — семейство ИС, специально спроектированное для использования при напряжениях питания +3,3 В, +2,5 В и +1,8 В (1993 г.). ИС этого семейства изготовляются по высокоэффективной версии 0,8-мкм СЛ/ОЗ-технологии и имеют максималь­ ное значение задержки распространения сигналов 6,5 не и токи выходных сигналов 24 мА. Все ИС семейства LVC имеют 5-В допуск напряжения по входам и выходам.

ALVC (Advanced Low-Voltage CMOS Technology) — одно из самых высокоэффективных семейств ИС шинного интерфейса с напряжением питания +3,3 В и +2,5 В (1994 г.). Изготов­

1.12. Шинные драйверы, приемопередатчики и регистры памяти

149

ляются ИС по 0,6-мкм CMOS-технологии (субмикронный ЕР1СШ-процесс) и имеют типовое значение задержки распространения сигналов меньше чем 3 не, токи выходных сигналов 24 мА итак потребления в статическом режиме 40 мкА.

ВСТ (BiCMOS Bus-Interface Technology) — семейство ИС 8-, 9- и 10-разрядных шинных драйверов, синхронных и асинхронных потенциальных регистров памяти (защелок) и приемо­ передатчиков (без регистров памяти и с регистрами памяти). Семейство ИС разработано спе­ циально для применения в шинных интерфейсах и обеспечивает высокую скорость вводавывода для TTJI-интерфейсов, выходной ток драйверов 64 мА и очень малую мощность по­ требления в пассивном режиме. В настоящее время выпускается более 50 типов ИС. В семей­ ство ВСТ включен также ряд драйверов памяти, которые имеют последовательно включенные демпфирующие резисторы для подавления положительных и отрицательных выбросов напря­ жения, которые могут возникать при использовании драйверов памяти.

АВТ (Advanced BiCMOS Technology) — семейство второго поколения BiCMOS ИС шинно­

го интерфейса (усовершенствованное семейство ВСТ с 0,8-микронными нормами). Это семей­

ство обеспечивает выходной ток драйверов 64 мА и задержки распространения сигналов ниже

5 не при сверхнизком потреблении мощности.

Для уменьшения помех в линиях передачи в се­

мействе АВТ используются последовательно

включенные демпфирующие резисторы. Кроме

того, выпускаются специальные ИС, которые обеспечивают чрезвычайно большой ток (180 мА) для линий передачи с волновым сопротивлением до 25 Ом. Семейство содержит 8-разрядные, Widebus™ и Widebus+™ функциональные устройства. Расположение выводов

корпусов ИС Widebus™ и Widebus+™ выбрано с учетом требований уменьшения помех и уп­ рощения размещения ИС на печатной плате.

LVT (Low-Voltage BiCMOS Technology Logic) — семейство ИС с напряжением питания

+3,3 В, изготавливаемое по 0,72-мкм BiCMOS технологии и предназначенное для функций шинного интерфейса (1992 г.). Подобно его 5-В аналогу АВТ, семейство ИС LVT характеризу­ ется выходными токами 64 мА, значением задержки распространения сигналов, равным 3,5 не, и, кроме того, в пассивном режиме потребляет ток меньше чем 100 мкА. На выходах, находя­ щихся в Z-состоянии, задается высокий уровень напряжения (Power-Up Tri-state).

ALVT (Advanced Low-Voltage BiCMOS Technology Logic) — семейство ИС с напряжением питания +3,3 В и +2,5 В, изготавливаемое по 0,6-мкм BiCMOS технологии и предназначенное для замены ИС семейств АВТ и LVT. ИС семейства ALVT имеют быстродействие на 28% боль­ ше, чем у ИС семейства LVT. Обеспечиваются выходные токи до 64 мА при напряжении пита- тя-г3,3 В и до 24 мА при напряжении питания +2,5 В. Входы автоматически удерживаются в последнем правильном логическом состоянии, устраняя неопределенность плавающего значе­ ния входных сигналов (Auto Tri-state).

ALB (Advanced Low-Voltage BiCMOS) — специально разработанное семейство ИС с на­ пряжением питания +3,3 В, изготавливаемое по последней 0,6-мкм BiCMOS технологии и предназначенное для функций шинного интерфейса. Семейство ИС характеризуется выходны­ ми токами 25 мА при напряжении питания 3,3 В и максимальным значением задержки распро­ странения сигналов, равным 2,2 не. Входы имеют фиксирующие диоды, устраняющие положи­ тельные и отрицательные выбросы. ИС выпускаются в корпусах с улучшенными параметрами,

таких как SSOP (1989 г.), TSSOP (1991 г.) и TVSOP (1996 г.).

AVC (Advanced Very-Low-Voltage CMOS Logic) — семейство ИС с напряжением питания

+3,3 В, +2,5 В, +1,8 В, +1,5 В и +1,2 В. Это семейство обеспечивает проектировщиков инстру­ ментальными средствами для создания расширенных высокоскоростных систем с задержками распространения меньшими чем 2 не.

СВТ (Crossbar Technology) — семейство ИС с напряжением питания +5 В, обеспечиваю­ щее выполнение двух основных требований на сегодняшнем компьютерном рынке: малую мощность потребления и высокое быстродействие. Семейство СВТ предназначено для приме­

Помощь Обратная связь Вопросы и предложения Пользовательское соглашение Политика конфиденциальности