21_21_21_Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана)

и гарвардская архитектуры

По вариантам реализации памяти и способам выборки команд и данных различают:

· принстонскую архитектуру (архитектура Фон-Неймана)

Характерно использование общей памяти для хранения команд и данных. Для обращения к этой

памяти используется общая шина. Достоинства данной архитектуры: наличие общей памяти

позволяет активно распределять ее между командами и данными, использование единой шины

упрощает отладку системы и контроль. Главный недостаток этой архитектуры: из-за общей шины

команды и данные из памяти выбираются последовательно, при этом системная шина становится

«узким местом».

· гарвардскую архитектуру

Характерно физическое разделение памяти команд и данных. Каждая память соединена с

процессором отдельной шиной. Это позволяет совмещать по времени выборку команд и

чтение/запись данных. Недостатки данной архитектуры: фиксированный объем памяти команд и

данных, более сложная структура из-за необходимости проводить отдельные шины.

В настоящее время гарвардская архитектура широко применяется на уровне МП (отдельно кэш-

данных и кэш-команд), а на уровне систем применяется архитектура Фон-Неймана.

22_22_22_Структура современных 8-разрядных микроконтроллеров с risc-архитектурой

Микроконтроллер (МК) представляет собой законченную микропроцессорную систему, которая

организована в виде одной большой интегральной схемы на одном кристалле. Существует

большое разнообразие моделей МК. Это возможно благодаря модульной организации. МК

состоит из базового функционального модуля, на основании которого строятся семейства, и

вспомогательного модуля.

В состав базового модуля входят центральный процессор, шины адреса и данных, схема

синхронизации и управления.

Вспомогательный функциональный блок включает в себя: генератор ТИ, модули различных

типов памяти, модули периферийных устройств.

Современные МК имеют закрытую архитектуру, те шина адреса шина данных и шина управления

недоступны пользователю.

Структура контролеров OVR OD90:

Сторожевой таймер – защита от зависания. Основу структуры составляет АЛУ, как правило, нет

аппаратной реализации деления и умножения. РОН занимают младшие 32 байта общего адресного

пространства. ОЗУ может достигать несколько Кб. Все модули объединяются общей шиной.

Процессор имеет закрытую архитектуру. Имеется несколько 8-разрядных портов ввода/вывода.

Каждый разряд любого порта может быть сконфигурирован как вход или выход. Так же ему

может быть назначено другой функциональное назначение (АК, АЦП, запрос на прерывание).

Контролер программируется с помощью SPI – интерфейса.

23_23_23_Процессоры цифровой обработки сигналов: принципы организации, обобщенная структура

Основные направления ЦОС:

Алгоритмы ЦОС будут работать тем быстрее, чем больше операций, применяемых в этих

алгоритмах, реализовано аппаратно. Аппаратная реализация всех операции затруднена большой

сложностью полученных схем, поэтому реализуют только основные операции: задержка, АЦП,

ЦАП, умножение с накоплением, умножение, сложение, sin , cos , arctg , log2 , 2x , табличное

вычисление коэффициентов k

n W , двоично-инверсную адресацию.

24_24_24_ Процессоры общего назначения на примере архитектуры Intel P6 Микропроцессоры общего назначения ориентированы на реше-

ние широкого круга задач цифровой обработки информации. В 1995 году был представлен Pentium Pro — первый процессор

архитектуры Intel P6, нацеленный на рынок рабочих станций и серве-

ров. Intel P6 — суперскалярная суперконвейерная архитектура, лежа-

щая в основе микропроцессоров Pentium Pro, Pentium II, Pentium III,

Celeron и Xeon. В отличие от x86-совместимых процессоров преды-

дущих поколений с CISC-ядром, процессоры архитектуры P6 имели

RISC-ядро, исполняющее сложные инструкции x86 не напрямую, а

предварительно декодируя их в простые внутренние микрооперации. Архитектура P6 для персональных компьютеров была представ-

лена процессором Intel Pentium II, выпущенным в мае 1997 годаОсновные характеристики данной архитектуры:

∙ суперскалярный механизм исполнения инструкций с измене-

нием их последовательности;

∙ суперконвейеризация;

∙ двухуровневый адаптивный статистический алгоритм пред-

сказания ветвлений;

∙ двойная независимая шина.

Принципиальным отличием архитектуры P6 от предшественни-

ков является RISC-ядро, работающее не с инструкциями x86, а с

простыми внутренними микрооперациями. Процессоры архитектуры P6 имеют конвейер длиной 12 ступе-

ней. Это позволяет достигать более высоких тактовых частот по срав-

нению с процессорами, имеющими более короткий конвейер при оди-

наковой технологии производства. Так, максимальная тактовая часто-

202

та процессоров AMD на ядре K6 (длина конвейера — 6 ступеней, тех-

нология — 180 нм) составляет 550 МГц, а процессоры Pentium III на

ядре Coppermine способны работать на частоте, превышающей 1 ГГц. Процессоры архитектуры P6 состоят из четырех основных под-

систем (рис. 4.4.1):

∙ подсистемы упорядоченной предварительной обработки;

∙ ядра исполнения с изменением последовательности;

∙ подсистемы упорядоченного завершения;

∙ подсистемы памяти.