33333_Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема

ускоренного переноса.

Способы организации переноса: последовательный (минимум аппаратных затрат, большая

задержка), параллельные (повышенные аппаратные затраты, малая задержка).

_ Преобразователь прямого кода в обратный.

Данный преобразователь должен инвертировать все разряды кроме знакового, если число

отрицательное, или оставить данное число без изменений ,если оно положительное.

_ Преобразователь прямого кода в дополнительный.

Данный преобразователь должен инвертировать все разряды, кроме знакового и прибавить

единицу младшего разряда, если число отрицательное, оставить без изменения, если оно

положительное.

_

Преобразовать из дополнительного кода в обратный.

_

44444_Регистровое алу – базовая структура микропроцессора.

a, b, c – сигналы на чтение/запись для регистров. Формирование управляющего сигнала и фиксация результатов происходит по переднему фронту тактовых импульсов. Данная схема не

позволяет сохранить промежуточные результаты. Задачи:

· Синхронизация, заключается в формировании тактовых импульсов так, чтобы во всех регистрах схемы фиксировались достоверные данные

· Управление, заключается в формировании управляющих сигналов для выполнения заданных операций

БРОН – блок регистров общего назначения,

ВУ – внешнее устройство.

Плюсы: При условии, что операнды A и B

зафиксированы в регистре, требуется 1 такт

для фиксации результата в БРОН. (Однако для обмена с ВУ 1 такта не достаточно)

Минусы: В течение обмена с ВУ необходимо сохранять без изменения содержимое A и B. Медленный обмен с ВУ

При условии, что в регистрах A и B

зафиксированы операнды, требуется 2 такта для фиксации результата в БРОН. На 1-м такте результат записываем в регистр C, а не следующем может совмещать операцию обмена с ВУ и запись результата в регистр общего назначения.

Совмещает достоинства двух предыдущих

55555_Регистровое алу с разрядно-модульной организацией. Состав

_

управляет режимом регистра А(C): 1 – запись, 0 - хранение. Пара – хранение;

0 1 – сдвиг вправо; 1 0 – сдвиг влево; 1 1 – запись. R /W : 1 – чтение, 0 – запись. А – сигнал

управляющий мультиплексором: 0 – БРОН, 1 – ВУ. P – управление записью в триггер 1 T . 1 L

выбор либо 0 P при 0, либо 1 T при 1. При 2 L выбирается, что будет записано в регистр 2 T , 0 –

старший разряд регистра B,1 - младший. С помощью 3 L задается источник данных для регистра B

при сдвиге, 0 выбирается ВИ (IS), при 1 на вход регистра B подается содержимое регистра 2 T . 4 L

управляет записью в регистр 2 T .

_

· запись инф. от внешнего устройства в рег. А

· выполнение арифметических и логических операции над содержимым регистра А и В с

размещение результата в БРОН и регистре С

· сложение 2-х операндов которые находятся в БРОН по адресам 1 A и 2 A с размещением

результата по адресу 3 A

Наращивание разрядности производится только аппаратным путем. Пример:

_

77777_Устройство микропрограммного управления. Структура, способы формирования

управляющих сигналов, адресация микрокоманд.

Устройство управления (УУ) - обеспечивает формирование

управляющих сигналов для всех операционных устройств в

зависимости от поступившей команды и внешних условий,

характеризующих систему.

Основное требования к устройствам управления:

· формировать полную совокупность управляющих сигналов Y

· количество состояний автомата моделирующего работу УУ, должно быть не меньше числа микрокоманд, подлежащих реализации · возможность произвольной выборки микрокоманд, в зависимости от управляющих кодов Q

· возможность модификации последовательности микрокоманд в зависимости от внешних

условий Q

Способы реализации УУ:

· На жесткой логике

Строиться конечный автомат, в котором необходимое количество состояний реализуются на элементах памяти, а функции перехода реализуются с помощью комбинационных схем (высокое быстродействие и относительная простота реализации, невозможность модификации системы в случае изменения структуры команд).

· С микропрограммированием

Каждой операции ставиться в соответствие совокупность данных в управляющей памяти. Одно слово хранящиеся в этой памяти - микрокоманда (легкость модернизации системы путем

перепрограммирования управляющей памяти, более низкое быстродействие по сравнению с устройствами на жесткой логике).

Устройство формирования адреса вырабатывает адрес микрокоманд в зависимости от внешних

условий поступающих от операционного устройства и текущей микрокоманды.

Регистр команд состоит из операционной (содержит

управляющий сигнал, либо в закодированном виде, в этом

случае требуется дешифрация, либо непосредственно сигналы) и адресной (содержит поле логических условий,

накладываемых на набор внешних условий от операционного усилителя, и адрес следующей микрокоманды) частей.

При горизонтальном микропрограммировании каждому разряду операционной части ставится

в соответствие один определенный управляющий сигнал из набора Y, то есть одна микрооперация (высокое быстродействие, простота реализации, количество микроопераций может достигать нескольких сотен).

При вертикальном микропрограммировании каждой микрооперации ставится в соответствие

двоичный код, хранящийся в операционной части регистра команд (минимальное __________количество

разрядов операционной части, более низкое быстродействие из-за необходимости использовать

дешифратор).

При горизонтально-вертикальном программировании набор управляющих сигналов Y

разбивается на некоторое количество поднаборов. Каждый из этих поднаборов содержит

микрооперации, которые не требуют параллельного выполнения, либо выполняются параллельно

редко. Далее на каждый поднабор устанавливается свой дешифратор. Таким образом, параллельно

могу выполняться по одной микрооперации из каждого поднабора.

Способы формирования адреса

· принудительный

В каждой микрокоманде содержится адресная и микрооперационная часть, если микрокоманда не

изменяет линейного порядка следования микрокоманд, то в адресном поле содержится один адрес,

а в поле U¢ = 0. Иначе, в поле U¢ содержится код логического условия, а в адресной части два

адреса.

На каждом такте работы схемы из управляющей

памяти в регистр микрокоманд считывается код

микрокоманд. Операционная часть, через

дешифратор, уходит к операционному устройству.

Код логического условия поступает на дешифратор.

Сигналы с выхода дешифратора маскируют набор

внешних условий. На выходе данной схемы будет 1,

только если в позиции соответствующей коду

условия была 1 и при этом, условие было выполнено.

Т.о., с помощью мультиплексора в регистр A

записываются 0 A в случае линейного кода

микропрограммы и 1 A в случае выполнения

указанного условия.

· естественный

При естественной адресации используются

микрокоманды 2-х типов операционные и

управляющие. Для их разделения в микрокоманды

вводится поле Р. При Р=0 выполняется

операционные, при Р=1 – управляющие. Адресного

поля в регистре команд нет. Операционная часть не

изменяют линейность хода микрокоманд. Адрес

следующей микрокоманды формируется с.о.: адрес

предыдущей + 1. Управляющие микрокоманды

перегружают счетчик адреса микрокоманд, адресом

микрокоманды, которой необходимо передать

управление.