19_19_19_Обмен информацией между

Варианты обмена информацией между микропроцессором и внешним устройством:· По инициативе МП

Применяется там, где нет высоких требований к динамике и малый обмен данных, подлежащих обмену.

По мере необходимости процесс посылает запрос к внешнему устройству и ждет появления сигнала, подтверждающего готовность внешнего устройства к

обмену, после чего происходит обмен.

· По инициативе ВУ По мере готовности данных внешнее устройство

выставляет запрос на прерывание. Процессор сохраняет свое текущее состояние и переходит к

выполнению программы обмена. Выставляется сигнал

подтверждения и производится обмен.

· Обмен информацией между внешними устройствами по инициативе внешних устройств В этом случае активное внешнее устройство выставляет запрос на захват магистрали. Процессор дает подтверждение захвата, после чего активное внешне устройство

разворачивает всю временную диаграмму обмена.

· Обмен информации МП с группой внешних устройств

Прямой доступ к памяти.

Режим прямого доступа к памяти используется, когда необходимо произвести пересылку большого объема данных между ОЗУ и внешним устройством. Реализация такой пересылки с помощью программы обмена требует выполнения множества команд передачи байта или слова. Соответственно требуется память для хранения программы, и ее выполнение занимает относительно много времени. В большинстве современных процессоров такие пересылки

осуществляются с помощью контролера DMA. Например, если внешнему устройству требуется передать массив данных в ОЗУ, оно оставляет запрос на прямой доступ к памяти, контроллер

DMA обрабатывает его и выполняет обмен информации. Перед использованием контроллера DMA его необходимо запрограммировать

Арбитр магистрали (AM).

В каждый момент времени на

магистрали допускается наличие

только одного активного устройства. В простейших системах этим устройством является МП. В более сложных системах с

множеством активных систем,

магистраль распределяется между

ними в соответствии с приоритетными соглашениями. Эту задачу решает арбитр магистрали. i BR - сигнал запроса (управляется 0), i BG - разрешение, ACK -

разрешение от ВУ, BBYS - линия

занята.

t1-t0 – время реакции на запрос

t2-t1 – время реакции внешнего устройства на сигнал разрешения.

В момент времени t2 внешнее устройство

выставляет сигнал АСК, сообщая арбитру о

получении сигнала и готовности к обмену. С этого момента внешнее устройство анализирует сигнал занятости шины.

t4-t3 – время реакции внешнего устройства на освобождение шины.

В момент времени t4 внешнее устройство снимает сигнал АСК и устанавливает сигнал BBYS. Начинается обмен информации, который

заканчивается в момент времени t5.

20_20_20_Классификация архитектур современных микропроцессоров. Архитектуры с полным и

сокращенным набором команд, суперскалярная архитектура.

По системам команд и способам адресации различают:

· системы с полным набором команд CISC (Complex Instruction Set Computer);

· системы с сокращенным набором команд RISC (Reduced Instruction Set Computer );

· суперскалярные архитектуры (с длинным командным словом) VLIW (Very Long Instruction

Word);

CISC архитектура выполняет большой набор разноформатных команд и использует множество

способов адресации.

· Разнообразие в системе команд и способах адресации позволяет программистам создавать

наиболее эффективные алгоритмы для решения различных задач.

· Относительно сложная аппаратура, это приводит к увеличению стоимости кристалла и

снижению производительности. Известно, что большинство команд и способов адресации в

конкретной задаче не используются. При этом устройство управления занимает от 50-70 %

кристалла.

RISC - архитектура с сокращенным набором команд. Для нее характерно использование

ограниченного количества команд фиксированного формата и сокращения числа способов

адресации.

· Большая разница между машинным кодом и языком высокого уровня, из этого следует

усложнение компилятора.

· Известно, что наиболее часто используются команды загрузки из памяти, следовательно,

чтобы повысить производительность процессор должен обращаться не к памяти, а к

регистру общего назначения. Для того чтобы сократить количество обращений к памяти

можно: наращивать регистра общего назначения, заставить компилятор оптимизировать

код, т.е. обеспечить своевременную загрузку операндов в РОН.

· Использование конвейерного выполнения команд

Выборка команды; дешифрация команды; формирование

адреса операнда; получение операнда; выполнение

операции; размещение результата.

VLIW - идея заключалась в использовании длинных командных слов (до 128 бит). Отдельные

поля этого слова содержат коды, обеспечивающие выполнение нескольких операций, т.е. в

структуре процессора есть несколько операционных устройств, способных параллельно

выполнять операции.