- •11111_Микропроцессоры. Определение, классификация, закономерности развития, области
- •22222_Арифметико-логические устройства. Структура, подход к проектированию, основные
- •33333_Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема
- •44444_Регистровое алу – базовая структура микропроцессора.
- •55555_Регистровое алу с разрядно-модульной организацией. Состав
- •77777_Устройство микропрограммного управления. Структура, способы формирования
- •88888_Система команд и способы адресации операндов. Конвейерный
- •99999_Структурные конфликты и способы их минимизации. Конфликты по данным,
- •10_10_10_Сокращение потерь на выполнение команд переходов и минимизация конфликтов по
- •11_11_11_Классификация систем памяти по скорости обмена с алу. Принципы организации кэш-
- •15_15_15_Типовые структуры и принципы функционирования микропроцессорных систем
- •16_16_16_Основные режимы функционирования микропроцессорной системы. Выполнение основной
- •17_17_17_Основные режимы функционирования микропроцессорной системы. Обработка
- •18_18_18_Системы с циклическим опросом. Блок приоритетных прерываний.
- •19_19_19_Обмен информацией между
- •20_20_20_Классификация архитектур современных микропроцессоров. Архитектуры с полным и
- •21_21_21_Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана)
- •22_22_22_Структура современных 8-разрядных микроконтроллеров с risc-архитектурой
- •23_23_23_Процессоры цифровой обработки сигналов: принципы организации, обобщенная структура
- •25_25_25_Классификация архитектур параллельных вычислительных систем. Системы с разделяемой
- •26_26_26_Классификация архитектур параллельных вычислительных систем. Системы с
- •27_27_27_Векторные, конвейерные вычислительные системы
- •29_29_29_Кластерные вычислительные системы.
- •66666_Регистровое алу однокристального типа. Состав и назначение сигналов управления
17_17_17_Основные режимы функционирования микропроцессорной системы. Обработка
прерываний и исключений
ПА - периферийный адаптер, КВВ – контроллер ввода/вывод, КПДП – контроллер прямого доступа к памяти, КП – контроллер прерываний.
Прерывание - это автоматическое изменение хода программы, вызванное условием или совокупностью условий, возникающим в системе.
Виды прерываний: · Программные
Реализуются с помощью специальных команд. Фактически это переход по указанному адресу.
· Аппаратные
Запросы от внешних устройств. Маскируемые – можно запретить или разрешить с помощью соответствующих битов в регистре управления. Немаскируемые прерывания обслуживаются в первую очередь и не могут быть запрещены.
· Исключения
При поступлении запроса на прерывание процессор:
· формирует код номера запроса.
· определяет уровень приоритета поступившего запроса.
· завершает выполнение текущей программы.
· сохраняет в стековой области памяти значение программного счетчика и регистра состояния.
· переходит к выполнению подпрограммы обработчика прерывания, для этого в программе счетчика загружается вектор прерывания.
· после окончания выполнения подпрограммы обработчик прерывания из стека восстанавливает значение программного счетчика и регистра состояния.
Вектор прерывания – начальный адрес подпрограмм обработчика. Обычно такие вектора
хранятся в таблице.
Основой характеристикой прерывания является время реакции на прерывание. Это время
между поступившим запросом и первой выполненной полезной команды обработчика.
18_18_18_Системы с циклическим опросом. Блок приоритетных прерываний.
Способы реализации контроллера прерываний:
· система с циклическим запросом
Система должна сформировать код
номера запроса INT-N и общий
запрос по прерыванию INT. По
сигналу RESET счетчик и триггер
установить в нулевое состояние. На
тактовый вход счетчика начинает
поступать сигнала CLK. Код со
счетчика поступает на вход
дешифратора, на выходе которого
будет только один активный
сигнал, соответствующий входному
коду. Если 1-й уровень одного из
выходов дешифратора совпадает с
соответствующим запросом на прерывание, триггер устанавливает единичное состояние,
запрещающее подачу тактовых импульсов на вход счетчика. С выхода триггера снимается общий
запрос на прерывание, с выхода счетчика – код номера запроса. Данная схема просто реализуется,
но является очень медленной и отсутствует ранжировка прерываний по приоритету.
· дейзи-цепочки
0 I - имеет высший приоритет
Блок приоритетных прерываний
1 - шифратор уровней приоритетов.
2 - регистр текущего состояния
(память). Имеет два режима работы:
Активный. Происходит обработка
запросов на прерывание, TG1
устанавливается в 1, триггер TG2 в 0. С
помощью компаратора сравнивается
приоритет поступающего запроса и
текущего состояния. Если приоритет
поступившего запроса выше, то по
сигналу ЗМ TG2 устанавливается в 1,
а ТG1 - в 0 и система переходит в
неактивный режим.
Неактивный. В этом состоянии схема
находится до тех пор, пока процессор
не обработает запрос и не запишет
приоритет текущего состояния (ЗТС) в элемент памяти 2.
