- •11111_Микропроцессоры. Определение, классификация, закономерности развития, области
- •22222_Арифметико-логические устройства. Структура, подход к проектированию, основные
- •33333_Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема
- •44444_Регистровое алу – базовая структура микропроцессора.
- •55555_Регистровое алу с разрядно-модульной организацией. Состав
- •77777_Устройство микропрограммного управления. Структура, способы формирования
- •88888_Система команд и способы адресации операндов. Конвейерный
- •99999_Структурные конфликты и способы их минимизации. Конфликты по данным,
- •10_10_10_Сокращение потерь на выполнение команд переходов и минимизация конфликтов по
- •11_11_11_Классификация систем памяти по скорости обмена с алу. Принципы организации кэш-
- •15_15_15_Типовые структуры и принципы функционирования микропроцессорных систем
- •16_16_16_Основные режимы функционирования микропроцессорной системы. Выполнение основной
- •17_17_17_Основные режимы функционирования микропроцессорной системы. Обработка
- •18_18_18_Системы с циклическим опросом. Блок приоритетных прерываний.
- •19_19_19_Обмен информацией между
- •20_20_20_Классификация архитектур современных микропроцессоров. Архитектуры с полным и
- •21_21_21_Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана)
- •22_22_22_Структура современных 8-разрядных микроконтроллеров с risc-архитектурой
- •23_23_23_Процессоры цифровой обработки сигналов: принципы организации, обобщенная структура
- •25_25_25_Классификация архитектур параллельных вычислительных систем. Системы с разделяемой
- •26_26_26_Классификация архитектур параллельных вычислительных систем. Системы с
- •27_27_27_Векторные, конвейерные вычислительные системы
- •29_29_29_Кластерные вычислительные системы.
- •66666_Регистровое алу однокристального типа. Состав и назначение сигналов управления
15_15_15_Типовые структуры и принципы функционирования микропроцессорных систем
· Магистрально-модульная
Все элементы объединены одной общей магистралью.
Периферийный адаптер – устройство позволяющее
подключить к магистралям блок, не приспособленный к
непосредственной работе с магистралью.
· Магистрально-каскадная
Контроллер шины - расширяет адресное
пространство и позволяет подключить
дополнительные устройства к системе.
· Магистрально-радиальная
Магистраль состоит из нескольких шин – шина
данных (DB), шины адреса (AB) и шины
управления (CB). В некоторых системах для
сокращения числа физических линий используют
совмещенную шину. В этом случае по этой шине
передается последовательно адрес и данные, а
разделение фазы адреса и фазы данных
производиться сигналом ALE (Adress latch enable)
16_16_16_Основные режимы функционирования микропроцессорной системы. Выполнение основной
программы, вызов подпрограмм
ПА - периферийный адаптер, КВВ – контроллер ввода/вывод, КПДП – контроллер прямого
доступа к памяти, КП – контроллер прерываний.
Выполнение основной программы
Процессор выбирает из ОЗУ очередную команду, которая состоит из двух полей, кода операции и
кода адресации. Для хранения адреса очередной команды используется регистр - программный
счетчик. При выборке команды его содержание увеличивается на единицу. При выполнении
команд условного и безусловного перехода происходит перезагрузка программного счетчика
адресом необходимой команды. Принятая из ОЗУ команда поступает в регистр команд, затем
производится дешифрация, в процессе которой определяются операнды и тип операции. На основе
типа операции устройство управления формирует все управляющие сигналы для АЛУ, БРОН и
других устройств. Для выполнения каждой команды занимается определенное количество
системных циклов и тактов. Системным циклом называется промежуточное время, требующиеся
для выполнения обращения к ОЗУ или внешним устройствам. Обычно один системный цикл
требует 2-4 такта. Машинным или процессорным циклом называется период тактовых сигналов
процессора. Текущее состояние процессора определяется регистром состояния. Этот регистр
содержит управляющие биты, задающие режим работы процессора, и биты признаки (флаги),
которые характеризуют результат после операции.
Вызов подпрограммы
Обращение к подпрограмме реализуется с помощью команды CALL. Эта команда указывает адрес
первой команды в подпрограмме. Перед выполнением команды CALL происходит сохранение
адреса следующей за ней команды и регистра состояния для того, чтобы обеспечить возврат в
основную программу. Возвращение осуществляется командой RETURN.
Существует два варианта реализации стека:
· на основе сдвигового регистра
Реализуется на основе реверсивных сдвиговых регистров. При каждом вызове команды CALL
происходит сдвиг всех ячеек на одну позицию вниз. При вызове команды RETURN направление
сдвига меняется, а из верхней ячейки считывается значение глубины сдвигового регистра. Такая
реализация стека применяется в системах, где не потребляется более десятка вложений.
· на основе ОЗУ
В ОЗУ выделяется область памяти. Адресация к ячейкам стека осуществляется с помощью
регистра SP. При каждом вызове команды CALL в стек записывается очередное значение, а SP
увеличивается на единицу. При RETURN производятся __________симметричные действия.
