10. Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению
Конфликты по управлению могут приводить к бо́льшим потерям производительности конвейера, чем конфликты по данным и структурные.
Команда условного перехода (КУП) в ходе выполнения может либо изменить, либо не изменить значение счетчика команд. Если КУП изменяет значение счетчика команд на адрес, вычисленный в команде, то переход называется выполняемым; в противном случае он называетсяневыполняемым. Таким образом, пока КУП не выполнена (не определен целевой адрес перехода), неизвестно, какую операцию необходимо загрузить в конвейер следующей. Для устранения или частичного сокращения издержек, связанных с указанной неопределенностью, предложены различные методы, которые условно можно разделить на четыре группы: буферы предвыборки, множественные потоки, задержанный переход, предсказание переходов.
Классификация основных методов минимизации конфликтов по управлению:
Простейший метод работы с условными переходами заключается в приостановке конвейера. Как только обнаруживается КУП, конвейер приостанавливается до тех пор, пока она не достигнет ступени конвейера, которая вычисляет новое значение счетчика команд.
Приостановки конвейера из-за конфликтов по управлению должны реализовываться иначе, чем приостановки из-за конфликтов по данным, поскольку выборка команды, следующей за КУП, должна быть выполнена как можно быстрее, как только мы узнаем окончательное направление КУП.
Число тактов, теряемых при приостановках из-за условных переходов, может быть уменьшено двумя способами:
∙ выявлением характера условного перехода на более ранних ступенях конвейера;
∙ более ранним вычислением значения счетчика команд для выполняемого перехода (т. е. вычислением целевого адреса перехода).
В статических методах предсказания переходов прогнозируемое направление перехода фиксируется для каждой КУП на все время выполнения программы, т. е. такие методы применяются на уровне компилятора. В динамических методах предсказания переходов схемы прогнозирования условных переходов реализуются аппаратно.
11. Классификация систем памяти. Организация систем памяти в микропроцессорных системах
Система памяти — функциональный блок микропроцессорной системы, предназначенный для временного или постоянного хранения данных и команд, состоящий из запоминающего устройства (ЗУ) и устройства управления. ЗУ служит для фиксации, хранения и выдачи информации во время работы микропроцессорной системы. Процесс фиксации информации в ЗУ называетсязаписью, процесс выдачи информации —чтением, а совместно их определяют какпроцессы обращения к ЗУ.
Системы памяти (или просто память) имеют большое количество характеристик и параметров, которые необходимо учитывать при проектировании систем: емкость, единица пересылки, местоположение, быстродействие, технология, физические особенности, стоимость и т. д.
По местоположению различают память:
∙ внешнюю;
∙ внутреннюю;
∙ процессорную.
Память различают по быстродействию, выделяя следующие характеристики:
∙ время доступа;
∙ период обращения;
∙ скорость передачи.
По типу технологии, используемой для реализации запоминающего устройства, память разделяют на:
∙ полупроводниковую;
∙ оптическую;
∙ магнитную.
По методу доступа к данным различают память:
∙ последовательную;
∙ прямую;
∙ произвольную;
∙ ассоциативную.
По функциональному назначению память можно разделить на следующие типы:
∙ основная (ОЗУ, ПЗУ);
∙ внешняя (магнитные диски, оптические диски, различные полупроводниковые накопители);
∙ кэш-память (промежуточный буфер с быстрым доступом, содержащий информацию, которая может быть запрошена с наибольшей вероятностью, и работающий на частоте ядра);
∙ ассоциативная (осуществляет поиск данных не по адресу, а по какому-то характерному признаку);
∙ стековая, или LIFO (обеспечивает такой режим работы, при котором информация записывается и считывается по принципу «последним записан — первым считан»);
∙ виртуальная (способ управления памятью, при котором для каждой программы используются независимые схемы адресации памяти, отображающиеся тем или иным способом на физические адреса в памяти).
Иерархическая организация памяти:
Процессорная память включает служебные регистры, блок РОН, кэш-память первого уровня.