- •Содержание
- •Часть 1 3
- •Часть 2 50
- •Часть 1
- •1. Микропроцессоры. Определение, классификация, закономерности развития, области применения. Обобщенная структура микропроцессора
- •2. Арифметико–логические устройства. Структура, подход к проектированию, основные уравнения работы алу
- •3. Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема ускоренного переноса
- •4. Регистровое алу – базовая структура микропроцессора. Варианты построения регистровых структур. Задача управления и синхронизации
- •7. Устройство микропрограммного управления. Структура, способы формирования управляющих сигналов, адресация микрокоманд
- •8. Система команд и способы адресации операндов. Конвейерный принцип выполнения команд
- •9. Структурные конфликты и способы их минимизации. Конфликты по данным, остановы конвейера и реализация механизма обходов
- •10. Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению
- •11. Классификация систем памяти. Организация систем памяти в микропроцессорных системах
- •12. Принципы организации кэш-памяти. Способы отображения данных из озу в кэш-память
- •13. Режимы прямого доступа к памяти. Структуры контроллеров пдп
- •14. Принципы функционирования виртуальной памяти
- •15. Типовые структуры и принципы функционирования микропроцессорных систем
- •16. Основные режимы функционирования микропроцессорной системы. Выполнение основной программы, вызов подпрограмм
- •17. Основные режимы функционирования микропроцессорной системы. Обработка прерываний и исключений
- •18. Системы с циклическим опросом. Блок приоритетных прерываний
- •19. Обмен информацией между элементами в микропроцессорных системах. Арбитр магистрали
- •Часть 2
- •20. Классификация архитектур современных микропроцессоров. Архитектуры с полным и сокращенным набором команд, суперскалярная архитектура
- •21. Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана) и гарвардская архитектуры
- •22. Структура современных 8-разрядных микроконтроллеров сRisc-архитектурой
- •22(?). Структура современных 32-разрядных микроконтроллеров сRisc-архитектурой
- •23. Процессоры цифровой обработки сигналов: принципы организации, обобщенная структура
- •24. Процессоры общего назначения на примере архитектурыIntelP6
- •25. Классификация архитектур параллельных вычислительных систем. Системы с разделяемой общей памятью
- •26. Классификация архитектур параллельных вычислительных систем. Системы с распределенной памятью
- •27. Векторно-конвейерные вычислительные системы. Память с расслоением. Особенности структуры системыCray-1
- •28. Матричные вычислительные системы. Особенности построения систем памяти и коммутаторов
- •29. Машины, управляемые потоком данных. Принципы действия и особенности их построения. Графический метод представления программ
- •30. Системы с программируемой структурой. Однородные вычислительные среды
- •31. Систолические вычислительные системы
- •32. Кластерные вычислительные системы: определение, классификация, топологии
27. Векторно-конвейерные вычислительные системы. Память с расслоением. Особенности структуры системыCray-1
В целях повышения производительности вычислительной системы в состав ее процессора включают средства векторной обработки данных или в состав системы вводят специализированный векторный сопроцессор. Как правило, в системе, поддерживающей векторные команды, выполняются также и скалярные команды, т. е. команды над одиночными данными. Повышение быстродействия векторной системы происходит за счет уменьшения потерь времени на организацию вычислительного цикла. Обычно в целях достижения повышенного быстродействия выполнение самих векторных операций конвейеризируется, причем может быть несколько арифметических конвейеров, а отдельные устройства конвейерных линий могут, в свою очередь, содержать конвейеры для выполнения возложенных на них подфункций.
Основной потенциал по распараллеливанию задач на векторно-конвейерной системе заключается в распараллеливании вычислительных циклов.
Важно отметить одну особенность векторной обработки, связанную с количеством элементарных операций цикла: чем больше параллельных операций входит в векторизуемый цикл, тем ощутимее выигрыш в скорости выполнения вычислений, так как сокращается доля непроизводительных временных затрат на выборку, дешифрацию и запуск на выполнение векторной команды.
Характерная особенность векторной архитектуры заключается в том, что одна и та же операция одновременно формирует множество результатов.
Еще одной весомой особенностью векторно-конвейерной архитектуры является то, что конвейер операций имеет всего один вход, по которому поступают операнды, и один выход результата, тогда как в матричных системах существует множество входов по данным в процессорные элементы и множество выходов из них.
Быстродействие обработки данных в векторно-конвейерных вычислительных системах обычно выше быстродействия оперативной памяти, поэтому для обеспечения непрерывности конвейерной обработки оперативная память строится по многомодульному принципу с расслоением обращений. При модульном построении памяти операции чтения/записи выполняются независимо в каждом из модулей, что позволяет совместить их работу во времени. Расслоение обращений к памяти обеспечивает непрерывность совмещения операций чтения/записи в модулях и заключается в закреплении соседних адресов ячеек в модулях с соседними номерами, в результате чего реализуется совмещенная работа модулей памяти и увеличивается число обслуживаемых памятью обращений в единицу времени.
Схема памяти с расслоением обращений:

Упрощенная структура конвейерно-векторной системы СRAY-1:

Поскольку реальные программы, как правило, требуют выполнения как векторных, так и скалярных операций, система CRAY-1 имеет командные и аппаратные средства для реализации операций обоих типов. В системе реализованы конвейер команд и многочисленные конвейеры для различных арифметических и логических операций, используемых при скалярной и векторной обработках 64-разрядных слов с плавающей точкой. Числа с плавающей точкой имеют 15-разрядный порядок и 49-разрядную мантиссу. Числа с фиксированной точкой могут быть как 64-, так и 24-разрядными. Формат представления адресов — 22 разряда.
Операции выполняются двенадцатью конвейеризированными операционными устройствами, которые могут работать параллельно во времени. При этом возможно образование последовательных соединений конвейеров, в том числе так называемое зацепление векторных операций. Конвейеры имеют относительно малое число ступеней (на рисунке указано в скобках) с тем, чтобы уменьшить потери производительности, связанные со временем разогрева конвейера.
Для поддержки конвейерно-векторной обработки требуется быстрая регистровая память, освобождающая от необходимости обращения к памяти при выполнении векторных операций и обеспечивающая высокие темпы загрузки конвейеров. Система CRAY-1 содержит:
∙ восемь векторных V-регистров, каждый из которых может хранить шестьдесят четыре 64-разрядных слова;
∙ восемь 24-разрядных адресных регистров;
∙ восемь скалярных 64-разрядных S-регистров.
Управляющее устройство, помимо традиционных блоков, содержит четыре буфера команд (на 64 командных слова каждый) и специальные регистры: регистр длины вектора и регистр векторной маски.
Формат команды — 16 или 32 разряда.
В целом следует выделить три основные причины существенного преимущества системы CRAY-1 перед аналогами:
1) высокая скорость выполнения скалярных операций;
2) использование принципа .регистр-регистр. при выполнении любых операций;
3) использование специализированного компилятора, векторизирующего программы, написанные на последовательных языках программирования.
В CRAY-1 впервые при выполнении всех операций был использован принцип «регистр-регистр». Все операции обработки данных, которые выполняет центральный процессор этой машины, выбирают операнды и записывают результаты вычислений, используя не оперативную память, а специально предназначенные для этой цели программно-адресуемые регистры.
