4. Регистровое алу – базовая структура микропроцессора. Варианты построения регистровых структур. Задача управления и синхронизации
Обобщенная структура операционного устройства:
Для того чтобы обобщённая структура была работоспособна, необходимо дополнительно решить две задачи: синхронизации и управления. Задача синхронизации состоит в том, чтобы сформировать тактовые импульсы clk таким образом, чтобы в регистрах фиксировалась достоверная информация. Задача управления в минимальном объеме заключается в том, чтобы обеспечить формирование управляющих сигналов, задающих тип операции, выполняемой ОУ (CОУ), и определяющих режимы работы регистров (r/w1, r/w2, r/w3).
Различают ОУ с жесткой и магистральной структурами.
Наиболее применяемым и традиционным ОУ является регистровое арифметико-логическое устройство, ориентированное на выполнение арифметических и логических операций и хранение промежуточных результатов операций.
Выполняемые в РАЛУ операции можно разделить на четыре группы: арифметические, сдвига, логические и пересылок. В качестве арифметических операций в РАЛУ обычно используются операции сложения и вычитания двух кодов, сложения и вычитания единицы, сложения и вычитания с содержимым признака операции. К операциям сдвига относятся операции арифметического, логического и циклического сдвигов вправо и влево содержимого регистров ОУ. К логическим операциям относятся побитовые операции И, ИЛИ, НЕ, исключающее ИЛИ и т. п. Операции пересылок предназначены для обмена информацией между регистрами и ячейками памяти.
В состав РАЛУ, как правило, входят арифметико-логическое устройство, блок регистров общего назначения, блок формирования содержимого регистра состояния, блок местного управления.
Арифметико-логическое устройство непосредственно выполняет микрооперации над исходными операндами. Формально АЛУ — это комбинационная схема (КС), предназначенная для выполнения арифметических и поразрядно-логических операций над многоразрядными словами. Напомним, чтокомбинационной называется схема, состояние выходных сигналов которой однозначно определяется набором входных сигналов; такая схема не содержит элементов памяти.
Блок РОН обеспечивает хранение операндов и промежуточных результатов вычислений. Характеризуется малым временем обращения и ограниченным количеством регистров.
Блок формирования содержимого регистра состояния записывает в регистр состояния двоичный код, характеризующий арифметические и логические признаки результата операции. Содержимое регистра состояния может быть использовано устройством управления для формирования условных переходов по результатам операций, выполняемых АЛУ.
Блок местного управления обеспечивает выполнение текущей микрокоманды и управляет в соответствии с кодом микрокоманды всеми блоками операционного устройства.
РАЛУ является примером ОУ с магистральной структурой.
В ОУ с магистральной структурой внутренние регистры объединены в отдельный блок РОН, а комбинационные схемы — в операционный блок (ОБ), как правило, называемый арифметико-логическим устройством.
Схема ОУ с магистральной структурой:
В состав блока РОН входят Nрегистров общего назначения, подключаемых к магистралям через мультиплексоры MS1 и MS2, каждый из которых является управляемым коммутатором, соединяющим выход одного регистра с соответствующей магистралью. Номер подключаемого регистра определяется адресомA1иA2соответственно. Результат операции, выполненной комбинационной схемой ОБ, заносится в один из регистров блока РОН через управляемый демультиплексор DMS.
Организация блока РОН может обеспечивать одноканальный или двухканальный доступ как по записи, так и по чтению. В первом случае ко входу блока подключается один демультиплексор, а к выходу — один мультиплексор; во втором случае — соответственно два демультиплексора и (или) два мультиплексора. Двухканальный доступ позволяет повысить быстродействие за счет параллельных обращений к парам регистров.
С учетом необязательных элементов, отмеченных на схеме пунктиром, можно выделить четыре варианта структуры, применяемых на практике:
1) регистры входят в состав блока РОН;
2) регистры расположены на входах ОУ;
3) регистры расположены на входах и выходе ОБ, память и де-
мультиплексор соединены с выходом регистра 3;
4) регистры расположены на входах и выходе ОБ, память соединена с выходом регистра 3, вход демультиплексора соединен с выходом комбинационной схемы ОБ.
Особенности структур:
1) структура 1 обеспечивает возможность реализации большого количества последовательных вычислений с малым количеством обращений к памяти;
2) структура 2 позволяет совмещать во времени операции чтения данных из внешней памяти в блок РОН с выполнением операций в АЛУ;
3) структура 3 позволяет совмещать во времени операции загрузки операндов из блока РОН в регистры 1, 2 с операцией записи результата в память;
4) структура 4 является универсальной и сочетает достоинства трех рассмотренных ранее структур. Платой за универсальность являются наибольшие аппаратные затраты. Данная структура обеспечивает параллельную работу как с внешней памятью, так и с блоком РОН.
Пример структуры ОУ на основе АЛУ:
Данное ОУ построено на одной двунаправленной магистрали ДВУ. Источником операндов для АЛУ является внешнее устройство либо блок РОН. Результаты вычислений по той же магистрали могут передаваться либо во внешние устройства, либо в РОН. Результат каждого выполненного действия записывается в специальный регистр — аккумулятор AC. В регистре признаков формируется двоичный код, характеризующий признаки результата выполненной операции. Информация блока РОН поступает на однонаправленную адресную магистраль АВУ для передачи кода адреса внешнего устройства.
Особенность ОУ с одной магистралью данных — необходимость последовательного выполнения текущей микрокоманды. Каждая команда выполняется в течение определенного количества тактов в зависимости от ее сложности. Последовательное управление блоками ОУ осуществляется устройством управления.
5. Регистровое АЛУ с разрядно–модульной организацией. Состав и назначение сигналов управления. Организация цепей по сдвигу и переносу при построении вычислительных систем на основе АЛУ с разрядно–модульной организацией. Формирование набора операций, выполняемых АЛУ с разрядно–модульной организацией
По способу наращивания разрядности различают разрядно-модульные и однокристальные РАЛУ. В разрядно-модульных РАЛУ разрядность наращивают аппаратно посредством добавления в структуру однотипных секций.
Пример структуры разрядно-модульного РАЛУ:
Основу структуры разрядно-модульного РАЛУ составляет комбинационная схема АЛУ, на вход которой подаются два операнда, представляющие собой содержимое регистра 1 (Рг. 1) и регистра 2 (Рг. 2). Рг. 1 имеет два режима (записи и чтения) и способен принимать данные как из блока РОН, так и от внешних устройств (ВУ), что реализуется с помощью мультиплексора. Рг. 2 имеет четыре режима (записи, чтения, сдвига влево и сдвига вправо) и принимает данные только из блока РОН. Результат операции может быть записан в блок РОН и в регистр AC, с выхода которого информация попадает к внешним устройствам.
Сигналы w/r,v0,v3предназначены для управления режимами чтения/записи блока РОН, Рг. 1 и AC соответственно: 0 — чтение информации; 1 — запись.
Мультиплексор управляется сигналом A: приA= 0 на вход Рг. 1 подаются данные из блока РОН, приA= 1 — от внешних устройств.
Блок РОН представляет собой синхронное ОЗУ статического типа, содержащее набор регистров. Для выбора нужного регистра используются линии адреса ADR.
Для выбора режима работы Рг. 2 используется пара управляющих сигналов:
При сдвигах применяются две пары сигналов:
ISR — значение разряда, подаваемого на вход регистра при сдвиге вправо;
ISL — значение разряда, подаваемого на вход регистра при сдвиге влево;
OSR — значение разряда, появляющееся на выходе регистра при сдвиге вправо;
OSL — значение разряда, появляющееся на выходе регистра при сдвиге влево.
При выполнении арифметических операций используются бит переноса из предыдущей секции РАЛУ P0, бит переноса в следующую секциюP4и подготовительные функции первого порядкаD1,F1.
Все описанные сигналы можно разделить на три категории: ин-
формационные, управляющие и сигналы синхронизации.
Информационные сигналы: шина от ВУ, P0, ISL, ISR (входные),
шина к ВУ, P4,D1,F1, OSR, OSL (выходные).
Сигналы управления: v0,v1,v2,v3,w/r, ADR,M,S.
Сигнал синхронизации: clk.
Наращивание разрядности разрядно-модульного РАЛУ с помощью СУП:
Управляющие и информационные сигналы поступают на все секции параллельно. Блок РОН, Рг. 1, Рг. 2, AC увеличивают разрядность пропорционально количеству использованных секций. При выполнении арифметических операций каждая секция РАЛУ формирует подготовительные функции первого порядка F1,D1, которые поступают на входы СУП. Для организации операций сдвига требуются связи между соответствующими парами сигналовOSR,ISRиOSL,ISL.
Примеры формирования микрокоманд и микропрограмм для разрядно-модульного РАЛУ:
6. Регистровое АЛУ однокристального типа. Состав и назначение сигналов управления элементами АЛУ однокристального типа. Организация аппаратной поддержки по формированию цепей по сдвигу и переносу для обеспечения наращивания разрядности обрабатываемых слов. Формирование набора операций, выполняемых АЛУ однокристального типа
По способу наращивания разрядности различают разрядно-модульные и однокристальные РАЛУ. В однокристальных РАЛУ наращивание разрядности производят программным путем.
Пример структуры однокристального РАЛУ:
По сравнению с разрядно-модульным РАЛУ в данной структуре появились дополнительные элементы, цепи и управляющие сигналы.
Цепи переноса включают триггер T1 и логические элементы 1, 2. СигналPобеспечивает фиксацию значения разряда переноса в триггереT1.
Цепи сдвига включают триггер T2 и логические элементы 3, 4, 5. СигналL2 реализует выбор сдвигаемого разряда (сдвиг влево, или сдвиг вправо). СигналL3 фиксирует сдвигаемый разряд в триггереT2. СигналL4 выбирает источник сдвига (внутренний или поданный извне).
Наращивание разрядности однокристального РАЛУ производится только программным способом, для чего необходима определенная аппаратная поддержка. Для поддержки арифметических операций над числами с расширенной разрядностью в структуру РАЛУ вводится элемент памяти для сохранения значения бита переноса. Также необходим элемент памяти и для сохранения битов сдвига. Помимо ввода элементов памяти нужна организация мультиплексирования сигналов ранее сохраненного арифметического переноса и значения
P0, подаваемого извне.
Примеры формирования микрокоманд и микропрограмм для однокристального РАЛУ:
