2. Арифметико–логические устройства. Структура, подход к проектированию, основные уравнения работы алу

Арифметико-логическое устройство непосредственно выполняет микрооперации над исходными операндами. Формально АЛУ — это комбинационная схема (КС), предназначенная для выполнения арифметических и поразрядно-логических операций над многоразрядными словами. Напомним, чтокомбинационной называется схема, состояние выходных сигналов которой однозначно определяется набором входных сигналов; такая схема не содержит элементов памяти.

В общем случае к АЛУ предъявляются следующие требования:

∙ выполнение арифметических и логических операций; разнообразие данных операций обеспечивает набор команд, которые сможет выполнять микропроцессор;

∙ обеспечение межразрядного переноса при выполнении арифметических операций, от этого во многом зависит быстродействие вычислительной системы;

∙ обеспечение наращивания разрядности обрабатываемых слов однотипными секциями.

Структура АЛУ на примере 4-разрядной секции:

Основой АЛУ является одноразрядный комбинационный сумматор SM, который изменяет конфигурацию в зависимости от управляющего слова S. Управляющее слово S входит в состав микрокоманды и определяет тип выполняемой операции. Сигнал M обеспечивает разделение арифметических и логических операций за счет запрета передачи арифметического переноса от секции к секции: при M = 1 выполняются арифметические операции, при M = 0 — логические. P_i — бит арифметического переноса, формируемый i-й секцией АЛУ; a_i, b_i — разряды многоразрядных операндов A и B; R_i — разряды результата R.

Работу одноразрядного комбинационного сумматора можно описать выражением:

Данное выражение удобно использовать при анализе логических операций, в случае анализа арифметических операций его можно представить тождественным выражением:

Данные выражения содержат четыре управляющих переменных, посредством которых можно определить шестнадцать различных операций. Количество операций удваивается, поскольку с помощью сигнала Mмы разделяем шестнадцать логических и шестнадцать арифметических операций. Результат арифметической операции зависит от значенияP₀, т. е. существуют два разных результата арифметической операции (приP₀= 0 иP₀= 1). Таким образом, данные выражения позволяют построить АЛУ, выполняющее 48 операций.

3. Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема ускоренного переноса

Структура секции АЛУ:

Рассмотрим структуру секции АЛУ, представленную на рисунке и функционирующую согласно выражению:

Объединение нескольких подобных секций в операционном устройстве требует организации цепей переноса. Быстродействие расширенного по разрядности АЛУ в большой степени зависит от способа организации цепей переноса внутри секции и между секциями. Внутри секции могут быть предложены два способа переноса: последовательный (сквозной) и параллельный.

При последовательном (сквозном)переносе в каждой секции АЛУ формируется сигнал переноса на основании подготовительных функций и сигнала переноса из предыдущей секции в соответствии с выражением:

Время распространения переноса по всей схеме равно nt_n, где n — число разрядов в секции; t_n — время распространения переноса через одну секцию (разряд). Таким образом, схема с последовательным переносом характеризуется относительной простотой. Использовать последовательный перенос целесообразно, когда нет необходимости в высоком быстродействии, но предъявляются жесткие требования к аппаратным затратам.

Параллельный перенос обеспечивает более высокое быстродействие, но требует больших аппаратных затрат. При этом все сигналы переноса формируются параллельно на основании подготовительных функций в соответствии с выражением:

Для 4-разрядной секции АЛУ имеем следующую систему выражений:

где D¹,F¹— подготовительные функции первого порядка, использующиеся для реализации межсекционного переноса. Из данной системы выражений видно, что каждый из сигналов зависит только от операндов и нулевого бита переноса, т. е. все они могут вычисляться одновременно, за счет чего и достигается увеличение производительности.

При наращивании разрядности между секциями обычно используют два способа организации цепей переноса: последовательный (сквозной) и групповой.

Последовательный (сквозной) перенос между секциями применим при малом числе связанных секций. В этом случае внутри секций, как правило, реализуют параллельный перенос. Суммарная задержка появления старшего бита переноса результата с момента поступления операндов и управляющих сигналов определяется как T = nt_АЛУ, где t_АЛУ — время формирования бита по переносу одной секцией АЛУ; n — число секций в системе.

Схема организации последовательного (сквозного переноса):

Групповой перенос с помощью внешней схемы ускоренного переноса (СУП) целесообразно использовать при числе секций больше четырех. В этом случае в каждой секции формируются подготовительные функции первого порядка, поступающие на вход СУП. На основании этих функций в СУП формируются входные биты переноса для каждой секции. Суммарная задержка появления старшего бита переноса составляет T = t_АЛУ+t_СУП, где tСУП — время формирования результата СУП.

Схема организации группового переноса: