Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Бродин В.Б., Калинин А.Б. Схемы на микроконтроллерах и БИС программируемой логики, 2002

.pdf
Скачиваний:
291
Добавлен:
11.03.2016
Размер:
9.1 Mб
Скачать

ГЛАВА 2. АРХИТЕКТУРА MCS-51

109

регистра WMCON определяет, какой из двух указателей активен в данный момент. Если DPS = 0, то активен DPO, а если DPS = 1, то активен DPI. Таким образом, обеспечивается значительное повышение эффективности программы при работе одновременно с двумя массивами данных.

Последовательный интерфейс SPI. Serial Peripheral Interface (SPI) -

это синхронный последовательный периферийный интерфейс. В микро­ контроллерах AT89S максимальная скорость обмена равна 1,5 Мбит/сек. Для соединения используются 3 линии:

SCK (Р1.7) - Serial ClocK, линия синхронизации; тактовые импульсы задает ведущее (Master) устройство

MOSI (Р1.5) - Master Output Slave Input, линия данных; является выходной у ведущего и входной у ведомого (Slave);

MISO (Р1.6) - Master Input Slave Output, линия данных; является входной у ведущего и выходной у ведомого.

SS (Р1.4) - Slave Select, линия выбора устройства определена для ведомого. Активный («О») уровень подключает устройство к магист­ рали SPI. Это позволяет объединять несколько ведомых устройств параллельно.

Подробно принцип обмена данными и временные диаграммы интер­ фейса SPI приведены в параграфах 3.6 и 4.7. Ниже описаны регистры управления SPI микроконтроллеров AT89S.

Регистр управления —SPI Control Register, размещен по адресу 0D5h.

SPCR | SPIE | SPE0

1 DORP | MSTR \ CPOL | СРНА | SPR0 1SPR1

И м я

Н о м е р

 

 

Ф ун кц и я

бита

бита

 

 

 

SPIE

SPCR.7 Бит разрешения прерываний SPI. Должен быть установлен в «1»

 

 

совместно с битом ES регистра разрешения прерываний IE.

SPE

SPCR.6

Бит разрешения SPI. При SPE=1 линии интерфейса подключены к

 

 

порту Р1 как альтернативные функции порта.

DORD

SPCR.5

Порядок следования данных. При DORD=1 первым передается млад­

 

SPCR.4

ший бит, при DORD=0 первым передается старший бит.

MSTR

Выбор ведущего. При MSTR=1 устройство является ведущим, при

 

SPCR.3

MSTR=0 - ведомым.

CPOL

Выбор полярности синхросигнала. При CPOL=1 линия SCK=1 в пас­

 

 

сивном состоянии, при СРО|_=0 линия SCK=0 в пассивном состоянии.

СРНА

SPCR.2 Выбор фазы синхросигнала. Определяет активный фронт сигнала

SPR1

 

SCK.

 

 

SPCR.1

Выбор скорости передачи. Биты задают коэффициент деления такто­

SPR0

SPCR.0

вой частоты микроконтроллера:

 

 

SPR1

SPR0

К

 

 

0

0

4

 

 

0

1

16

 

 

1

0

64

 

 

1

1

128

110

СИСТЕМЫ НА МИКРОКОНТРОЛЛЕРАХ И БИС ПРОГРАММИРУЕМОЙ ЛОГИКИ

Регистр состояния - SPI Status Register, размещен по адресу OAAh.

SPSR

l SPIF l WCOL I

- I

-

I

- I

-

I

-

I -

Имя

Номер

 

 

Функция

 

 

 

 

 

бита

бита

Бит запроса прерывания SPI. Процедура обработки прерывания вызы­

SPIF

SPSR.7

 

 

вается, если установлены биты SPCR.SPIE и IE.ES. Бит очищается авто­

 

 

матически, если производится чтение SPCR при установленном WCOL,

 

 

а затем производится обращение к регистру SPDR.

 

 

 

 

WCOL

SPSR.6

Бит ошибки записи. Устанавливается, если попытка записи в регистр

 

 

SPDR производилась в процессе передачи байта данных. Бит

очища­

 

 

ется автоматически, если производится чтение SPCR при установлен­

 

 

ном бите SPIF, а затем производится обращение к регистру SPDR.

 

-

SPSR.5

Зарезервирован

 

 

 

 

 

 

 

 

-

SPSR.4

Зарезервирован

 

 

 

 

 

 

 

 

-

SPSR.3

Зарезервирован

 

 

 

 

 

 

 

 

-

SPSR.2

Зарезервирован

 

 

 

 

 

 

 

 

-

SPSR.1

Зарезервирован

 

 

 

 

 

 

 

 

-SPSR.0 Зарезервирован

Регистр данных - SPDR, размещен по адресу 086h. Запись данных в регистр, если устройство определено как ведущее (MSTR =1), запускает цикл передачи байта. Если устройство определено как ведомое (MSTR =0), то запись в регистр подготавливает данные для последующего чтения ведущим устройством.

2.12.3. Микроконтроллеры AT89C51RC/55WD

Особенностями этих микроконтроллеров являются:

дополнительная память данных - только в AT89C51RC;

сторожевой таймер (Watchdog);

два регистра-указателя данных DPTR.

Ниже описаны регистры специальных функций, вновь включенные в данные кристаллы.

Вспомогательный регистр AUXR1 размещен по адресу 0A2h.

AUXR1 I

-

I

-

I - I - I - I - I • I D P S I

Имя

Номер

 

 

 

Функция

бита

бита

 

 

 

 

-

AUXR1.7

Зарезервирован.

 

-

AUXR1.6

Зарезервирован.

 

-

AUXR1.5

Зарезервирован.

 

-

AUXR1.4

Зарезервирован.

 

-

AUXR1.3

Зарезервирован.

 

'- AUXR1.2 Зарезервирован. AUXR1.1 Зарезервирован.

DPS

AUXR1.0 Выбор регистра DPTR. При DPS=0 в качестве DPTR используется

 

пара DP0H:DP0L, а при DPS=1 пара DP1H:DP1L.

ГЛАВА 2. АРХИТЕКТУРА MCS-51

111

Вспомогательный регистр AUXR размещен по адресу 08Eh.

AUXR |

- | - | -

| WDIDLE | DISRTO | - | EXTRAM | DISALE]

Имя

Номер

Функция

бита

бита

 

-AUXR.7 Зарезервирован. AUXR.6 Зарезервирован.

 

AUXR.5

Зарезервирован.

WDIDLE

AUXR.4

Запрещение работы сторожевого таймера в режиме Idle. Если

 

 

WDIDLE=1, то в режиме Idle сторожевой таймер остановлен.

DISRTO

AUXR.3

Запрещение формирования сигнала RST. Если DISRTO=0, то при

 

 

переполнении сторожевого таймера на входе RST формируется

 

 

импульс сброса, если DISRTO=1, то RST является только входом.

-AUXR.2 Зарезервирован.

EXTRAM

AUXR.1

Разрешение доступа к внешней памяти данных. Если EXTRAM=0,

только в

 

то инструкции MOVX обращаются к дополнительной памяти дан­

51RC

 

ных на кристалле, если EXTRAM=1, то обращение идет к внеш­

DISALE

AUXR.0

ней памяти данных, как в стандартном 89С51.

Запрещение выдачи сигнала ALE. Если бит установлен в «1», то

 

 

ALE выдается только при выполнении инструкций MOVX и MOVC.

Сторожевой таймер в микроконтроллерах AT89C51RC и AT89C55WD. Программирование сторожевого таймера в данном микро­ контроллере отличается от микроконтроллеров AT89Sxx. Для доступа с сторожевому таймеру введен регистр WDTRST с адресом 0A6h. Это ре­ гистр служит только для записи, чтение по данному адресу не имеет смыс­ ла.

Существует единственный способ обращения к WDTRST. Следует произвести два последовательных цикла записи в WDTRST кодов 01Eh и OElh. Типовая процедура имеет вид:

clr

IE

;запретим прерывания, чтобы обеспечить

mov WDTRST,#01 Eh

непрерывность двух циклов записи

mov WDTRST, #0E1h

;в регистр

setb

IE

 

Данная последовательность действий обеспечивает сброс сторожевого таймера. Эта же последовательность, выполненная впервые после сброса микроконтроллера, запускает сторожевой таймер.

Период срабатывания сторожевого таймера не программируется и ра­ вен 16383 машинных цикла микроконтроллера. Чтобы обеспечить нор­ мальную работу программы, использующей режим Idle - пассивного ожи­ дания асинхронного события - предусмотрена возможность запрещения работы Watchdog в этом режиме, установкой бита WDIDLE в регистре

AUXR.

112

СИСТЕМЫ НА МИКРОКОНТРОЛЛЕРАХ И БИС ПРОГРАММИРУЕМОЙ ЛОГИКИ

Дополнительная память данных (XRAM) в микроконтроллере AT89C51RC доступна так же, как внешняя память данных, используя ин­ струкции MOVX. Для установки режима доступа к XRAM нужно сбро­ сить бит EXTRAM в регистре AUXR (состояние после сброса микрокон­ троллера).

Два регистра-указателя данных DPTR в микроконтроллерах

AT89C51RC и AT89C55WD функционируют так же, как в AT89Sxx.

Карта адресного пространства регистров специальных функций мик­ роконтроллеров AT89C51RC и AT89C55WD приведена на рис. 2.19.

F8

 

 

 

 

 

 

 

FF

F0

В

 

 

 

 

 

 

F7

 

00000000

 

 

 

 

 

 

 

Е8

 

 

 

 

 

 

 

EF

ЕО

АСС

 

 

 

 

 

 

E7

 

00000000

 

 

 

 

 

 

DF

D8

 

 

 

 

 

 

 

DO

PSW

 

 

 

 

 

 

D7

 

00000000

 

 

 

 

 

 

 

С8

T2CON

T2MOD

RCAP2L

RCAP2H

TL2

ТН2

 

CF

 

00000000

00000000

00000000

00000000

00000000

00000000

 

 

СО

 

 

 

 

 

 

 

C7

В8

IP

 

 

 

 

 

 

BF

 

Х0000000

 

 

 

 

 

 

 

ВО

РЗ

 

 

 

 

 

 

B7

 

1111111

 

 

 

 

 

 

 

А8

IE

 

 

 

 

 

 

AF

 

00000000

 

 

 

 

 

 

 

АО

Р2

 

AU Xftt

 

 

ш

ш т ;

A7

98

11111111

 

'.ХХХХХХХО:

 

 

ХЖСШ5б£

 

SCON

SBUF

 

 

 

 

 

9F

90

00000000

хххххххх

 

 

 

 

 

 

Р1

 

 

 

 

 

 

97

88

11111111

 

 

 

 

 

 

 

TCON

TMOD

TL0

TL1

тн о

ТН1

А у т :

8F

80

00000000

00000000

00000000

00000000

00000000

00000000

 

 

Р0

SP

DPL

DPH

 

 

PCON

87

 

11111111

00000111

00000000

00000000

 

 

00x0000

 

Рис. 2.19. Регистры специальных функций микроконтроллеров

AT89C51RC, AT89C55WD

2.12.4. Микроконтроллер T89C51RD2

Рассмотрим кратко особенности микроконтроллера T89C51RD2. EEPROM память данных доступна с помощью инструкций MOVX.

Запись может производиться блоками от 1 до 64 байт. Начало и конец цикла записи контролируется через управляющий регистр.

ГЛАВА 2 АРХИТЕКТУРА MCS-51

113

Дополнительная память данных также доступна с помощью инструк­ ций MOVX. Переключение адресных пространств производится аналогич­ но AT89C51RC, адрес и функция управляющего бита совпадают.

Сторожевой таймер (Watchdog) управляется так же, как в AT89C51RC, но есть возможность программно установить период срабаты­ вания таймера.

Размещение регистров-указателей данных DPTR и управление ими такие же, как в AT89C51RC.

Многорежимный программируемый таймер РСА аналогичен описан­ ному в [1].

Имеется режим повышенной производительности, в котором машин­ ный цикл содержит не 12 тактов, как в стандартном ядре MCS-51, а 6 так­ тов. Переключение между режимами производится программно. Режим называется «Х2», на его поддержку указывает цифра 2 в маркировке микроконтроллера.

Режим внутрисистемного программирования отличается от соответ­ ствующего режима микроконтроллеров AT89Sxx. Программирование про­ изводится через интерфейс RS232 при стандартном напряжении питания +3 В или +5 В. Микроконтроллер имеет встроенную программу загрузки памяти. Кроме того имеется возможность программирования собственной памяти программ. Запись производится по секторам, при этом цикл стира­ ния сектора выполняется автоматически. Имеется возможность использо­ вать пользовательскую программу-загрузчик Flash памяти программ, при этом можно установить новый вектор Reset, отличный от нулевого.

2.12.5. Микроконтроллеры с уменьшенным числом выводов - АТ89С1051/2051/4051

Вариант микроконтроллера с ядром MCS-51 в корпусе с 20 выводами был впервые введен фирмой Atmel. Основные особенности этой серии кри­ сталлов:

повышенная нагрузочная способность выходов в состоянии логическо­ го нуля; обеспечивается ток до 20мА, что позволяет без дополнитель­ ных буферных схем управлять светодиодными индикаторами и реле;

наличие аналогового компаратора.

Вэтой серии микроконтроллеров используется стандартное ядро 8051, отсутствуют только порты РО и Р2.

Вид корпуса микроконтроллеров АТ89Сх051 и функции выводов при­ ведены на рис. 2.20.

114

СИСТЕМЫ НА МИКРОКОНТРОЛЛЕРАХ И БИС ПРОГРАММИРУЕМОЙ ЛОГИКИ

 

 

 

PDIP/SOIC

 

 

 

 

RST С

 

 

Vcc

 

(RXD) РЗ.О С

2

19

Р1.7

 

(TXD) РЗ. 1

С

3

18

Р1.6

 

XTAL2

С

4

17

Р1.5

 

XTAL1

С

5

16

Р1.4

 

(INTO) Р3.2

С

6

15

Р1.3

 

(INT1) РЗ.З

С 7

14 □

Р1.2

 

(ТО) Р3.4

С 8

13

Р1.1 (AIN1)

 

(Т1) Р3.5

С

9

12

Р1.0 (AIN0)

 

GND

С 10

11 □

Р3.7

Рис. 2.20. Корпус и функции выводов микроконтроллеров АТ89Сх051

2.12.6. Алгоритм последовательной загрузки flash-памяти микроконтроллеров AT89Sxx

Алгоритм последовательной загрузки flash-памяти программ этих микроконтроллеров состоит из следующей последовательности действий:

подать питание Vcc=2.7 В - 5 В. Обеспечить тактовую частоту Fosc в диапазоне от 3 до 12МГц. Установить RST = 1. Выдержать паузу

10 мс;

послать команду «разрешение программирования» по линиям SCK,

MOSI. Частота передачи должна быть меньше, чем F osc/40;

память программ и данных программируется по одному байту за цикл. Команда, адрес и данные передаются каждый раз в виде 3- байтной посылки. Типовое время записи байта равно 2.5 мс при Vcc=5B. Запись производится автоматически;

ячейку памяти программ или данных можно прочитать для проверки завершения цикла записи. Допускается циклический опрос данных после посылки команды записи;

после окончания записи перевод RST в состояние «0» запускает про­ грамму на выполнение;

При формировании временной диаграммы последовательной загрузки flash-памяти следует придерживаться следующих правил.

1.Тактовый импульс SCK имеет форму 0-1-0.

2.Входные данные (MOSI) защелкиваются по переднему фронту SCK (0-1). Первым следует старший бит.

ГЛАВА 2. АРХИТЕКТУРА MCS-51

115

3. Выходные данные (MISO) обновляются по заднему

фронту SCK

(1 - 0 ) . Первым следует старший бит. Чтение первого

бита нужно

производить до завершения импульса SCK.

 

Таблица команд последовательной загрузки flash-памяти программ имеет следующий вид.

Команды последовательной загрузки микроконтроллеров AT89Sxx

Команда

Байт 1

Байт 2

Байт 3

Описание

Разрешение

1010 1100

0101 0011

хххххххх

Переводит кристалл в режим

программирования

 

 

 

программирования после пода­

 

 

 

 

чи RST = 1

Стирание памяти

1010 1100

хххх хЮО

хххххххх

Стирание Rash и EEPROM

Чтение памяти

аааа а001

мл. байт

хххххххх

Старшие биты адреса переда­

программ

для S53:

адреса

 

ются в байте 1. В цикле пере -

 

аааа аа01

 

 

дачи 3-го байта производится ч

 

 

 

 

тение данных

Запись памяти

аааа аОЮ

мл. байт

данные

Старшие биты адреса переда­

программ

для S53:

адреса

 

ются в байте 1

 

аааа ааЮ

 

 

 

Чтение памяти

ООаа а101

мл. байт

хххххххх

Старшие биты адреса передают

данных

 

адреса

 

ся в байте 1. В цикле передачи

(только S8252)

 

 

 

3-го байта производится чте­

 

 

 

 

ние данных

Запись памяти

ООаа а110

мл. байт

данные

Старшие биты адреса пере­

данных

 

адреса

 

даются в байте 1

(только S8252)

 

 

 

 

Запись битов

1010 1100

ВВВх х111

хххххххх

“0" в поле “В" устанавливает

защиты

 

 

 

бит защиты.

Маски для установки битов защиты:

0111 1 1 1 1 - запрещено выполнение инструкции MOVC, если инст­

рукция размещается во внешней памяти программ, а читает код из внутренней памяти; состояние входа ЕА защелкивается по фронту сигнала RST, запрещена дальнейшая запись в память программ.

0011 1111 - то же, что в предыдущем пункте, дополнительно запре­ щено чтение памяти программ и данных.

0001 1111 - то же, что в предыдущем пункте, дополнительно запре­ щено выполнение программы, находящейся во внешней памяти.

2 .13 . Другие микроконтроллеры MCS-51 с flash-памятью программ

Микроконтроллеры с архитектурой (процессорным ядром) MCS-51 выпускают такие известные фирмы, как Philips, Siemens, Dallas Semicon­ ductor, Winbond и ряд других.

116

СИСТЕМЫ НА МИКРОКОНТРОЛЛЕРАХ И БИС ПРОГРАММИРУЕМОЙ ЛОГИКИ

Весьма интересны микроконтроллеры типа MCS-51, выпускаемые фирмой Winbond. Их основные характеристики приведены в следующей таблице.

Микроконтроллеры MCS-51 с Flash-памятью фирмы Winbond

Тип

Flash

RAM

Питание

Частота,

Корпус

Комментарии

 

 

128

 

МГц

 

 

W78E51B

24, 40

DIP40, PLCC44,

WD, Extra I/O port

 

 

 

 

 

TQFP44

 

W78LE51

128

2.4В-5В

24

DIP40, PLCC44,

WD, Extra I/O port

 

8 К

256

24, 40

TQFP44

 

W78E52B

DIP40, PLCC44,

WD, Extra I/O port

W78LE52

8 К

256

2.4В-5В

 

TQFP44

 

24

DIP40, PLCC44,

WD, Extra I/O port

 

16К

256

24, 40

TQFP44

WD, Extra I/O port

W78E54

DIP40, PLCC44,

W78LE54

16К

256

2.4В-5В

 

TQFP44

 

24

DIP40, PLCC44,

WD, Extra I/O port

W78E58

32К

256

 

24, 40

TQFP44

 

DIP40, PLCC44,

WD, Extra I/O port

W78LE58

32К

256

 

 

TQFP44

 

2.4В-5В

24

DIP40, PLCC44,

WD, Extra I/O port

W78E516

64К

256

 

24, 40

TQFP44

 

DIP40, PLCC44,

WD, Extra I/O port, ISP,

W78LE516

64 К

256

2.4В-5В

 

TQFP44

256 XRAM

24

DIP40, PLCC44,

WD, Extra I/O port, ISP,

W77E58

32К

256

 

25, 40

TQFP44

256 XRAM

DIP40, PLCC44,

Turbo, 2 UART,

 

 

 

 

 

TQFP44

2DPTR, WD,

 

 

 

 

 

 

1К XRAM,

W77LE58

32 К

256

 

 

 

Extra I/O port

2.4В-5В

25

DIP40, PLCC44,

Turbo, 2 UART,

 

 

 

 

 

TQFP44

2 DPTR, WD,

 

 

 

 

 

 

1К XRAM,

W77E468F

32 К

256

 

25, 40

QFP100

Extra I/O port

Turbo, 2 UART,

 

 

 

 

 

 

2 DPTR, WD,

 

 

 

 

 

 

1К XRAM,

 

 

 

 

 

 

52 l/Os

В таблице приведены характеристики микроконтроллеров с flashпамятью. Однако в семействе микроконтроллеров Winbond почти все представители имеют варианты с масочным ПЗУ, с маркировкой W78C и W78L. При этом версии с расширенным напряжением питания и масочным ПЗУ специфицированы для работы при Vcc = 1,8 В, в то время, как вер­ сии с Flash памятью имеют нижнюю границу 2,4 В.

Рассмотрим особенности микроконтроллеров Winbond.

В микроконтроллерах, имеющих корпуса типа PLCC44 и TQFP44, существует дополнительный порт ввода-вывода Р4 (Extra I /O port),

ГЛАВА 2. АРХИТЕКТУРА MCS-51

117

включающий 4 бита. В этот порт введены 2 дополнительных входа внеш­ них прерываний Int2 и Int3.

Серия W77xx отличается тем, что может обеспечивать значительное повышение производительности по сравнению с классическими микрокон­ троллерами MCS-51. Для этого введен режим Turbo, использующий 4- тактовый машинный цикл вместо 12-тактового. Данный режим впервые был введен в микроконтроллерах фирмы Dallas Semiconductor (80С320, 87С520, 87С530, только ROM и EPROM версии). Кроме сжатой времен­ ной диаграммы, в режиме Turbo исключены холостые циклы обращения к памяти, что позволяет еще в 1,5 раза повысить производительность. По­ скольку тактовая частота повышена до 40 МГц, можно утверждать, что микроконтроллеры серии W77 на сегодняшний день имеют наибольшую производительность среди Flash микроконтроллеров MCS-51.

Дополнительные преимущества серии W77 - наличие двух регистров DPTR, двух последовательных интерфейсов UART, дополнительной памя­ ти данных на кристалле. При подключении внешней памяти данных мож­ но программно регулировать длительность циклов чтения и записи, что позволяет совмещать высокоскоростной микроконтроллер и ОЗУ среднего быстродействия.

Внутрисистемное программирование в микроконтроллерах типа W78E516 отличается от описанных для AT89S и T89C51RD2. Для загруз­ ки flash-памяти используется последовательный порт RS232, но система команд отличается от Atmel; при этом для пользовательской программызагрузчика имеется дополнительный блок flash-памяти объемом 4 Кбайт.

Маркировка семейств W77 и W78 отличается от стандартной «89» вполне обоснованно. Фирма Winbond использует для репрограммируемой памяти программ собственную технологию, называя эту память МТР - Multiple-Time Programmable. Для пользователя это отличие означает, что программаторы, использовавшиеся ранее, могут не поддерживать данные микроконтроллеры, так как при перепрограммировании требуется уста­ навливать два вида напряжения программирования, временные диаграммы также изменены.

Фирма Philips в настоящее время лидирует по общему объему и но­ менклатуре выпускаемых микроконтроллеров MCS-51. В программе по­ ставок Philips представлены микроконтроллеры MCS-51 с напряжениями питания от 1,8 В, в корпусах от 20 до 80 выводов, имеющие такие пери­ ферийные блоки, как 8- и 10-разрядные АЦП, 8-разрядные ЦАП, ШИМ, интерфейсы 12С и CAN. Большая часть микроконтроллеров Philips имеет версии с EPROM и с масочным ПЗУ. В таблице приведены только версии с Flash памятью.

Серия Rx+ объединяет возможности Flash технологии и широкую но­ менклатуру периферийных устройств на кристалле. В микроконтроллерах серии Rx+ внутрисистемное программирование Flash производится через

118

СИСТЕМЫ НА МИКРОКОНТРОЛЛЕРАХ И БИС ПРОГРАММИРУЕМОЙ ЛОГИКИ

интерфейс RS232. Система команд для загрузки Flash совпадает с микро­ контроллерами T89C51RD2, но, в отличие от них, для внутрисхемной за­ грузки требуется подать напряжение программирования +12 В.

Микроконтроллеры MCS-51 с Flash-памятью фирмы Philips

Тип

Rash

RAM

Vcc

Частота,

Корпус

Комментарии

 

 

 

 

МГц

 

 

P89C51RA+

256

33

DIP40, PLCC44,

WD, РСА, 2 DPTR

 

 

 

 

 

TQFP44

 

P89C51RB+

16К

256

33

DIP40, PLCC44,

WD, РСА, 2 DPTR

 

 

 

 

 

TQFP44

 

P89C51RC+

32К

256

33

DIP40, PLCC44,

WD, РСА, 2 DPTR,

 

64 К

 

 

 

TQFP44

256 XRAM, ISP

P89C51RD+

256

33

DIP40, PLCC44,

WD, РСА, 2 DPTR,

 

 

 

 

 

TQFP44

768 XRAM, ISP

Р89С138

16К

256

3.5-40

DIP40, PLCC44,

 

 

 

 

 

 

TQFP44

 

Р89С238

32К

256

3.5-40

DIP40, PLCC44,

 

Р89С738

 

 

3.5-16

TQFP44

256 XRAM

64К

256

DIP40, PLCC44,

Р89СЕ558

 

 

 

 

TQFP44

 

32К

256

3.5-16

QFP80

WD, 2 PWM,

 

 

 

 

 

 

10 bit ADC, I2C,

 

 

 

 

 

 

768 XRAM, ISP

Для решения задач, требующих повышенной производительности микроконтроллеров, фирма Philips выпустала семейство 80С51ХА. Се­ мейство совместимо с MCS-51 только по особенностям архитектуры и сис­ теме команд на уровне мнемоник. Совместимость можно рассматривать в том плане, что наработанное для MCS-51 программное обеспечение может быть перетранслировано для установки на платформу 51ХА с минималь­ ными изменениями. Для облегчения переноса программного обеспечения с платформы MCS-51 на 51ХА существует специальная программатранслятор исходного текста на ассемблере 51 в исходный текст для ас­ семблера 51ХА. В целом, семейство 51ХА имеет более развитые способы адресации и систему команд, другую топологию выводов корпуса и другую кодировку инструкций процессора.

Основные характеристики семейства 51ХА:

16-разрядное АЛУ;

24-разрядное адресное пространство (16 Мбайт памяти) для памяти программ и данных;

восемь 16-разрядных регистров, организованных в виде регистрового файла, т.е. каждый может выполнять функцию аккумулятора;

расширенный набор инструкций и способов адресации;

аппаратная поддержка мультизадачности;

напряжение питания от 2,7 В.