43_Ho3 / 5-ЛОГИЧЕСКИЕ УСТРОЙСТВА ЭВМ

.

2.8. СЧЕТЧИКИ

Счетчиком называется узел ЭВМ, предназначенный для подсчета числа входных сигналов. Счетчики используются в ЭВМ для образования последовательностей адресов команд, для подсчета числа циклов выполнения операций и т. п. Счетчики принято подразделять на суммирующие, вычи­тающие и реверсивные.

На рис. 2.20 показаны схема несинхронизируемого четы­рехразрядного двоичного суммирующего счетчика с последова­тельным переносом и временная диаграмма его работы. Таб­лица 2.5 показывает состояния, в которых находятся триггеры счетчика при воздействии серии входных сигналов х_сч.

Рис. 2.20. Несинхронизируемый двоичный счетчик с последователь­ным переносом:

а — функциональная схема; 6 — временная диаграмма

Здесь на входы J и К JK-триггеров подаются сигналы 1. Выход каждого предыдущего триггера Q _n-1 соединен с входом синхронизации Сn последующего триггера. Каждый JK-триггер в счетчике выполняет функцию несинхронизируемого триггера со счетным входом. По спаду единичного выходного сигнала изменяется состояние триггера младшего разряда счетчика на противоположное (т.е. реализуется сложение по модулю 2 в этом разряде). В последующих разрядах аналогичное дей­ствие производит сигнал переноса

Таблица 2.5. Таблица состояний двоичного счетчика

Хсч	Q4	Q3	Q2	Q1	Хсч	Q4	Q3	Q2	Q1
о	0	0	0	0	8	1	0	0	0
1	0	0	0	1	9	1	0	0	1
2	0	0	1	0	10	1	0	1	0
3	0	0	1	1	11	1	0	1	1
4	0	1	0	0	12	1	1	0	0
5	0	1	0	1	13	1	1	0	1
6	0	1	1	0	14	1	1	1	0
7	0	1	1	1	15	1	1	1	1

Обычно счетчик имеет цепь установки в нулевое состояние (сброс триггеров в 0). Однако начальное состояние счетчика не­обязательно нулевое. Начальное состояние может устанавли­ваться передачей в счетчик кода некоторого числа, и с него уже будет начинаться операция счета единиц. Такой режим работы счетчика необходим, например, при образовании последова­тельности адресов команд при заданном исходном адресе. С ростом разрядности счетчика понижается предельная частота его работы. Это объясняется тем, что с ростом разрядности счетчика п будет возрастать задержка поступления сигнала на вход С некоторого j-го разряда относительно времени посту­пления входного сигнала Хсч на вход С младшего разряда счет­чика. Из временной диаграммы видно, что такая задержка мо­жет привести к искажению информации в счетчике (моменты времени 4 и 8). Для повышения быстродействия счетчики выполняют с параллельным переносом,

На рис. 2.21 изображена функциональная схема счетчика с параллельным переносом. Отличительной особенностью дан­ной схемы является то, что выходы всех предшествующих раз­рядов подаются на входы J и К j-го триггера. Длительность переходного процесса в таком счетчике равна длительности переключения одного разряда. Из схемы видно, что с возраста­нием порядкового номера триггера увеличивается число входов в элементах И JК-триггеров. А так как число входов J и К и нагрузочная способность выходов триггеров ограничены, то и разрядность счетчика с параллельным переносом невелика и равна обычно четырем. Поэтому при числе разрядов счетчи­ка, большем максимального числа входов J и К, счетчик раз­бивают на группы и внутри каждой группы строят цепи парал­лельного переноса

.

Рис. 2.21. Синхронизируемый двоичный счетчик с параллельным переносом:

а—функциональная схема; б—временная диаграмма

Такой подход удобен и потому, что счетчики реализуют в виде интегральной микросхемы в отдельном корпусе. В этом случае при последовательном переносе просто осуществляется увеличение разрядности счетчика.

Вычитающие счетчики и реверсивные (настраиваемые на суммирование или вычитание) строятся аналогичным образом.

2.9. СУММАТОРЫ

Обычно сумматор представляет собой комбинацию одноразрядных суммирующих схем. При сложении двух чисел в каждом разряде производится сложение трех цифр: цифры данного разряда первого слагаемо­го, цифры данного разряда второго слагаемого и цифры (1 или 0) переноса из соседнего младшего разряда. В результате сло­жения для каждого разряда получаются цифра суммы для это­го разряда и цифра (1 или 0) переноса в следующий старший разряд.

В табл. 2.6 приведены варианты, возникающие при сложе­нии двух двоичных чисел.

Таблица 2.6.

Цифры пере­носа из преды­дущего раз­ряда Рi	Первое слагаемое ai	Второе слагаемое bi	Сумма Si	Цифра пере­носа в стар­ший разряд P i+1
0	0	0	0	0
0	1	0	1	0
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	0	1
1	0	1	0	1
1	1	1	1	1

По табл. 2.6 можно составить булевы функции для описа­ния одноразрядного сумматора — устройства, вырабатывающе­го на выходе сигналы суммы и переноса при поступлении на входы двух цифр слагаемых и цифры переноса из предыдуще­го, младшего разряда:

S_i = ; (2.11)

P_i+1 = , (2.12)

где Р — цифра переноса из предыдущего (младшего разряда);

а, b — цифры слагаемых в данном разряде; S_i — сумма;

Р_{i +1} — цифра переноса в старший разряд.

Выражение для цифры переноса в следующий разряд мо­жет быть приведено к более простому виду:

P _i+1=a_ib_i v a_iP_i v b_iP_i. (2.13)

Преобразуя с помощью правил булевой алгебры выраже­ния для цифры суммы и цифры переноса, можно получать раз­личные соотношения, которым будут соответствовать ва­рианты построения схем полных сумматоров.

Рис. 2.22. Комбинационный одно­разрядный сумматор:

Рис. 2.23. Параллельный сумматор с последовательным переносом

а — функциональная схема; 6 — условное обозначение

Функциональная схема одноразрядного комбинационного сумматора, реализующего соотношения (2.11) и (2.13), показа­на на рис. 2.22.

Параллельный (многоразрядный) сумматор может быть составлен из одноразрядных сумматоров, число которых равно числу разрядов слагаемых, путем соединения выхода, на котором формируется сигнал переноса данного разряда, с входом для сигнала переноса соседнего старшего разряда (рис. 2.23).

После того как выработан результат сложения на выходах ком­бинационных схем формирования суммы, он обычно запоминается в отдельном триггерном регистре.

Быстродействие одноразрядного комбинационного сумматора ха­рактеризуется временем установления выходных сигналов суммы и переноса после установления сигналов на входах сумматора. На­иболее важным является время распространения сигнала переноса в одноразрядном сумматоре, так как при образовании многоразрядного сумматора из одноразрядных схем сигнал переноса может распро­страняться от разряда к разряду. Это время определяется време­нами задержек в логических элементах и количеством последова­тельно включенных элементов в схеме распространения сигнала пе­реноса.

По характеру распространения переноса различают следующие виды сумматоров: с поразрядным последовательным переносом, с па­раллельным (одновременным) переносом, с групповым переносом.

Сумматоры с поразрядным последовательным переносом. В сумма­торах этого типа (рис. 2.23) перенос распространяется последовательно от разряда к разряду по мере образования цифры суммы в каждом от­дельном разряде. При наиболее неблагоприятных условиях для распространения переноса, например при сложении чисел 11...11 и 00...001, произойдет «пробег» 1 переноса через весь сумматор от самого младшего разряда к самому старшему. Поэтому в худшем случае время распространения переноса

T_пер = ₁n, (2.14)

где ₁ — время распространения переноса в одном разряде; п — число разрядов сумматора. Данный тип сумматора наиболее прост с точки зрения схемы целей распространения переноса, но имеет сравнительно низкое быстродействие.

Сумматоры с параллельным переносом. Можно построить сумма­тор, в котором сложение выполняется как поразрядная операция и на распространение переноса не требуется дополнительного времени.

Затраты оборудования на построение сумматора такого типа, осо­бенно при большом числе разрядов, настолько велики, что в чистом виде он практически не находит применения. Принцип параллельного формирования переноса используется в сумматорах с групповым переносом.

Сумматоры с групповым переносом. Сумматор разбивается на не­сколько групп примерно равной длины. Сигнал переноса, поступаю­щий на вход младшего разряда группы, при наличии условий распро­странения переноса во всех разрядах данной группы передается на вход младшего разряда соседней, более старшей группы в обход данной группы.

Схема формирования сигнала переноса в младшем разряде ка­ждой группы дополняется для этой цели схемой И, реализующей булеву функцию

Р _уск =Р_ic_ic_i+1 …c_i+k-1, (2.15)

где Р_уск — сигнал ускорения переноса;

Р_i — сигнал переноса в младший разряд группы, содержащей k разрядов, c_ic_i+1 …c_i+k-1, - условия рас­пространения переноса в разрядах группы (с_i = ).

В таком сумматоре максимальная задержка распространения переноса определяется задержкой его в младшей, старшей группах и в цепях обхода остальных групп.

Максимальная задержка сигнала переноса может быть уменьшена, если при разбиении сумматора на группы использовать параллельное (одновременное) формирование переноса внутри групп.

Современные системы элементов содержат микросхемы суммато­ров и микросхемы формирования сигналов группового переноса.