15.2 Узагальнена архітектура процесорів сімейства dsp563xx

Вхідний контроль:

1. Які операції цифрової обробки сигналів є найпоширенішими?

2. В який спосіб сприяє гарвардська архітектура підвищенню продуктивності процесорів?

3. Поясніть, як сприяє режим ПДП підвищенню швидкості обміну даними поміж МПС та периферійними пристроями?

Процесори DSP563ХХвикористовуються в мобільному зв’язку, цифрових системах комутації, пристроях оброблення мовного сигналу, тонального набору, цифрових телевізійних- та радіосистемах, диктофонах, локальних мережах, портативній техніці, відеотелефонах, цифрових фільтрах, аналізаторах спектра, криптографії, системах керування, навігаційному обладнанні, супутниковому зв’язку, розпізнаванні образів тощо.DSP563XXпобудовані за гарвардською архітектурою і мають середню швидкодію 80MIPS.

Периферія вміщує 8-бітний паралельний хост-інтерфейс, 32-бітний універсальний хост-інтерфейс, два розширені синхронні послідовні інтерфейси – ESSI1 таESSI0, послідовний комунікаційний інтерфейсSCI, модуль таймера. На кристалі є вбудовані співпроцесори:

• фільтр-співпроцесор FCCP(Filter Сo-Processor), який зреалізовує алгоритми фільтрації;

• Вітербі-співпроцесор VCCP (Viterbi Co-Processor), який зреалізовує алгоритм задля відновлення з максимальною вірогідністю сигналу зі спотвореннями, наприкладGSM;

• співпроцесор циклічного коду CCOP (Cyclic-code Co-Processor), який зреалізовує кодування та декодування даних, генерування коду парності та контролю.

Підсистема пам’яті – ОЗП програм, кеш інструкцій, ОЗП даних Х, ОЗП данихY– може бути сконфігурована в чотири способи і вміщує також ПЗП програм з організацією 6144х24, ПЗП данихY– 3072х24, ПЗП, яке завантажує програми із зовнішньої пам’яті – 192х24.

Узагальнену архітектуру процесорів сімейства DSP563ХХподано на рис. 15.2.

Сімейство DSP 563ХХвміщує нове ядро, базоване на новітніх технологіях, які зумовили низьку вартість, низьке енергоспоживання, високу ефективність мікропроцесорів. За рахунок включення кеша команд обсягом 1Кх24 процесори припускають підключення повільної зовнішньої пам’яті при зберіганні такої самої ефективності. Продуктивність процесора лінійно залежить від частоти генератора. На кристалі ВІС розміщено синтезатор частоти, порт налагоджуванняJTAG, потрійний таймер,host-інтерфейс (НІ) для

Рисунок 15.2 – Узагальнена архітектура процесорів сімейства DSP563ХХ

побудови багатопроцесорних систем, розширені синхронні послідовні інтерфейси ESSI0 таESSI1, контролер кеша, послідовний комунікаційний інтерфейс SCI, пристрій керування потужністю, шестиканальний контролер ПДП контролер переривань задля оброблення переривань у режимахMODA, MODB, MODC, MODD.

До архітектури процесорів сімейства долучено додаткову шину даних DDB (DMA Data Bus), що дозволяє за допомогою контролера ПДП передавати блоки інформації, не уповільнюючи роботу процесора.

Сімейство DSP563ХХ підтримує промислові стандарти щодо комп’ютерної техніки, мікропроцесорів,DSPта контролерів ПДП.

32-розрядна шина хост-інтерфейса (НІ) зреалізовує три класи інтерфейсів: шиниРСІ, універсальну шину, порт введення-виведення загального призначення.

Сімейство DSP563ХХмає продуктивність 66/80/100MIPSна частотах відповідно 66/80/100 МГц.

Контрольні питання:

1. Які співпроцесори вбудовуються у кристали сигнальних процесорів сімейства DSP563ХХфірмиMotorola?

2. У який спосіб пов’язані в архітектурі сигнальних процесорів наявність пам’яті програм, пам’яті ХтаYОЗП, окремих шин до пам’яті цих видів з можливістю виконувати в одній команді операції та кілька пересилань?

3. У яких областях телекомунікацій використовуються DSP?

Контрольні питання підвищеної складності:

1. У який спосіб здійснюється тестування сигнальних процесорів відповідно до стандарту ІЕЕЕІІ49.1 черезJTAG-порт?

2. З якою метою на кристалі DSP563ХХрозташовується синтезатор частоти?