3. Содержание отчета по лабораторной работе

1. Привести подробное описание процесса синтеза логической схемы компаратора, согласно заданному варианту задания (см. пример п.1.2).

2. Составить текст программы с описанием схемы заданного по варианту компаратора на VHDL.

3. Результаты тестирования полученной схемы привести в отчете в виде временных диаграмм. Сделать выводы по работе (см. пример п.2.2).

4. Контрольные вопросы

1. Что такое Active-HDL?

2. Основные компоненты программной среды Active-HDL?

3. Что вы знаете о языке VHDL?

4. В каких файлах описаны конфигурация проекта и его состояние?

5. Для чего используется Waveform Viewer?

6. Что такое TestBench? Для чего он используется?