- •Михайличенко А. В. – Москва, 2009. – 82 стр.
- •Оглавление
- •Раздел 1. Общие требования, предъявляемые к современным компьютерам.
- •Глава 1.1. Отношение стоимость/производительность.
- •Глава 1.2. Надежность и отказоустойчивость.
- •Глава 1.3. Маштабируемость.
- •Глава 1.4. Совместимость и мобильность программного обеспечения.
- •Раздел 2. Классификация вычислительных систем по областям применения.
- •Глава 2.1. Персональные компьютеры и рабочие станции.
- •Глава 2.2. Сервера.
- •Глава 2.3. Мейнфреймы.
- •Глава 2.4. Кластерные архитектуры.
- •Раздел 3. Оценка производительности вычислительных систем.
- •Глава 3.1. Общие замечания.
- •Глава 3.2. MIPS.
- •Глава 3.3. MFLOPS.
- •Глава 3.4. SPECint, SPECfp
- •Раздел 4. Архитектура вычислительных систем и компонентов.
- •Глава 4.1. Определение понятия «архитектура»
- •Глава 4.2. Архитектура системы команд. Классификация процессоров (CISC и RISC).
- •Структура процессоров Alpha: 21064, 21264
- •Сравнительные характеристики Alpha 21164 и 21264
- •Глава 4.3. Методы адресации и типы данных.
- •Глава 4.4. Команды машинного уровня.
- •Команды управления потоком команд
- •Глава 4.5. Конвейеризация.
- •Глава 4.6. Суперскалярная архитектура
- •Глава 4.7. Особенности архитектуры суперскалярных процессоров.
- •Глава 4.8. Процессоры с архитектурой 80x86 и Pentium
- •4.8.1. Архитектура ЦП 8086: основные регистры, организация памяти
- •4.8.2 Архитектура ЦП 80286: основные регистры, режимы работы, адресация памяти
- •Режимы работы
- •Формирование линейного адреса без участия селекторов
- •Формирование линейного адреса в защищенном режиме
- •4.8.3. Структура микропроцессоров IA-32
- •4.8.4. Регистры
- •4.8.5. Формат команды микропроцессора IA-32
- •4.8.6. Режимы работы
- •Реальный режим (Real Mode)
- •Режим системного управления (System Management Mode)
- •Защищенный режим (Protected Mode)
- •Раздел 5. Организация ввода/вывода.
- •Глава 5.1. Введение.
- •Глава 5.2. Системные и локальные шины.
- •Литература
28
Регистр сегмента стека SS содержит начальный адрес стековой структуры в памяти ЭВМ.
Указатель команд IP содержит адрес следующей команды в сегменте памяти, определяемом содержимым регистра сегмента команд CS.
Регистр флагов FLAGS содержит информацию о текущем состоянии микропроцессора. Имеет шесть однобитовых флагов состояния, которые индицируют результаты выполнения арифметических и логических операций.
4.8.2 Архитектура ЦП 80286: основные регистры, режимы работы, адресация памяти
Программная модель процессора 80286 включает 14 регистров ЦП 8086, пять новых регистров:
∙GDTR - 40-разрядный регистр определяет размер и положение глобальной дескрипторной таблицы;
∙LDTR - 16-разрядный регистр определяет базовый адрес локальной дескрипторной таблицы;
∙IDTR - 40-разрядный регистр определяет начало и размер таблицы векторов прерываний;
∙MSW - слово состояния программы (, если флаг PE = 1 в MSW, то процессор переключается в защищенный режим).;
∙TR - 16-разрядный регистр содержит селектор сегмента состояния задачи, используется для многозадачности,
ишесть программно недоступных регистров, связанных с CS, DS, ES, SS, GDTR, IDTR.
Режимы работы
С появлением Inte-l286 впервые стали говорить о различных режимах работы IA-32. Это первый представитель данного семейства микропроцессоров, в котором были реализованы многозадачность и защищенная архитектура. Чтобы обеспечить совместимость с предыдущими представителями этого семейства (8086/88, 80186/188), в Inte-l286 было реализовано два режима функционирования: режим реального адреса (режим эмуляции 8086) и защищенный режим, в котором используются все возможности МП. В последующих поколениях МП этого семейства защищенный режим становится основным режимом работы.
Формирование линейного адреса без участия селекторов
Врежиме реального адреса используется упрощенная схема формирования линейного адреса.
Вэтом случае базовый адрес сегмента берется из сегментного регистра. Значение в сегментном регистре представляет собой биты 4-19 базового адреса сегмента. Из этого следует, что сегменты в этих режимах выровнены по 16-байтной границе и все сегменты начинаются в пределах нижнего мегабайта линейного адресного пространства. Действительный физический адрес получается умножением на 16
28
29
базового адреса сегмента (рис). Предел для всех сегментов одинаков. В режиме реального адреса предел сегмента - 64 Кбайт.
Рис. Формирование физического адреса в реальном режиме
Формирование линейного адреса в защищенном режиме
Значения, помещаемые в сегментные регистры, называются селекторами. Селектор содержит индекс дескриптора, определяющий номер записи в дескрипторной таблице, бит TI, указывающий, к какой дескрипторной таблице производится обращение LDT (TI = 1) или GDT (TI = 0), а также запрашиваемые права доступа к сегменту - RPL (рис).
Рис. Структура селектора
По указанному в селекторе номеру записи в соответствующей (бит TI селектора) дескрипторной таблице определяется дескриптор сегмента.
Дескриптор - это 8-байтная единица описательной информации, распознаваемая устройством управления памятью в защищенном режиме, хранящаяся в дескрипторной таблице.
Дескриптор сегмента содержит базовый адрес описываемого сегмента, предел (размер) сегмента и права доступа к сегменту. В защищенном режиме сегменты могут начинаться с любого линейного адреса.
Для определения физического адреса базовый адрес сегмента суммируется со смещением.
Существуют две обязательных дескрипторных таблицы - глобальная (GDT) и дескрипторная таблица прерывания (IDT), - а также множество (до 8192) локальных дескрипторных таблиц (LDT), из которых в одинединый момент времени процессору доступна только одна. Расположение дескрипторных таблиц определяется регистрами процессора GDTR, IDTR, LDTR.
Регистры GDTR и IDTR - содержат базовый адрес и предел дескрипторной таблицы.
Программно доступная часть регистра LDTR - 16 бит, которые являются селектором LDT. Дескрипторы LDT находятся в GDT. Однако, чтобы не обращаться каждый раз к GDT, в процессоре имеется теневая (программно недоступная) часть регистра LDTR, в которую процессор помещает дескриптор LDT при каждой перегрузке