5.2 Мультиплексоры (логические коммутаторы, селекторы)

Логический узел осуществляющий коммутацию с N входов на 1 выход называется мультиплексор. Номер входа bi определяется кодом, поданным на адресные входы аi (рис.5-3б).

а б

Рис.5-3 Мультиплексоры

Мультиплексор можно построить с помощью дешифраторов (рис.5-3а).

Мультиплексор, как универсальный логический элемент

С помощью мультиплексора можно реализовать любую логическую функцию.

Например, построим с помощью мультиплексора схему Σmod2 {глава 1.1} для двух переменных. Для этого потребуется 2n = 4 – четырехвходовый мультиплексор.

а1 а0 D

0 0 0

0 1 1

1 0 1

1 1 0

Рис.5-4 Реализация сумматора по модулю 2 с помощью мультиплексора

5.3 Сумматоры

Сумматор – устройство, осуществляющее операцию сложения двоичных кодов {глава 4.1} по правилам:

0+0 = 0, 0+1 = 1, 1+0 = 1, 1+1 = 0 и 1 - перенос.

Для сложения младших разрядов кода применяется полусумматор.

Рис. 5-5 Полусумматор

Во всех последующих разрядах может появиться перенос из предыдущих разрядов, который должен быть учтен. Его работа описывается таблицей 6. Здесь Cn – предыдущий перенос, Cn+1 – последующий перенос.

Сn Аn Вn Σ Cn+1

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

Таблица 6 Алгоритм суммирования

Таблица 6 реализуется в виде более сложной комбинации логических элементов, которые образуют полный сумматор, содержащий 3 входа и 2 выхода.

6 Триггеры

Триггер – логическая схема с положительной обратной связью, имеющая 2 устойчивых состояния (бистабильная ячейка).

6.1 Асинхронный RS-триггер

1) RS-триггер на двух элементах "2и-не

Рис.6-1 RS-триггер с инверсными входами

Данное уравнение является особым логическим уравнением, которое выражает последующее состояние выхода y1 в зависимости от входов х1 и х2 и предыдущего состояния выхода. Иначе его можно представить в виде:

Если S = R = 1, тогда Qn+1 = 0+1Qn = Qn (хранение).

Если S = 0, R = 1, тогда Qn+1 = 1+1Qn = 1 (установка 1).

Если S = 1, R = 0, тогда Qn+1 = 0+0Qn = 0 (установка 0).

S R Qn+1

0 0 Запрещенное состояние

0 1 установка 1

1 0 установка 0

1 1 хранение

Таблица 7 Состояния триггера

Рис.6-2 Схемное обозначение триггера

Данный триггер называется с инверсными входами так как активным уровнем сигнала подаваемого на входы является 0.

На основе этого триггера строится схема, устраняющая дребезг контактов кнопочного переключателя при его замыкании (схема "антидребезг").

Рис.6-3 Схема "антидребезга"

При нажатии кнопки К схема из положения "0" переходит в положение "1". Во время дребезга контактов, контакт в начальное положение не возвращается, а оказывается в промежуточном положении, тогда на входы поступают "висячие" единицы и триггер находится в состоянии хранения. Дребезг устраняется.

2) RS-триггер на элементах "2или-не". Это триггер с прямыми входами.

Рис.6-4 RS-триггер с прямыми входами

Его таблица состояний:

S R Qn+1

0 0 хранение

0 1 установка 0

1 0 установка 1

1 1 запрещенное состояние

3) RS-триггеры со входной логикой:

Рис.6-5 Триггер с входной логикой

Для того, чтобы такой триггер сработал необходимо, чтобы R и S сигналы обеспечивались соответствующей конъюнкцией Ri и Si сигналов.

Паразитные триггеры (триггерное кольцо)

Если в электронной схеме оказались соединенными в кольцо любое четное число инвертирующих элементов, то получится схема также имеющая 2 устойчивых состояния.

Рис.6-6 Триггерное кольцо

Такие схемы не строят, они возникают случайно в результате неисправности. Их надо уметь распознават и устранять.

Генератор меандра

Если соединить в кольцо любое нечетное число инвертирующих элементов, то образуется генератор меандра – периодической последовательности прямоугольных импульсов, у которых длительности импульса и паузы равны tимп = tпаузы (скважность =1).

Рис.6-7 Меандр

6.2 Тактируемый (синхронный) RS-триггер

В них вводится дополнительный вход тактового импульса (стробимпульс с).

Рис.6-8 Тактируемый RS-триггер

Eсли с = 0; Qn+1 = Qn – хранение. Если с = 1; Qn+1 = (S+RQ)n.

Данная схема "прозрачна" по S и R входам при с = 1.

6.3 D-триггер типа "защелка"

Рис.6-9 D-триггер

При с =1, что подается на D, то и появляется на Q.

Если с =0, то режим хранения.

Этот триггер может использоваться для хранения информации поступающей на вход D, а также как триггер задержки, срабатывающий через интервал времени от начала сигнала D до начала сигнала с.

6.4 Статический Т-триггер

Q /Q C /S /R

1 0 0 1 1

0 1 1 1 0

0 1 0 1 1

1 0 1 0 1

Таблица 8 Состояния T-триггера

Триггер имеет единственный вход С и меняет свое состояние каждый раз при поступлении 1 на этот вход.

Рис.6-10 Статический T-триггер

Данный триггер делит частоту входного сигналов на 2 (рис.6-11) На этом основано построение счетчиков и делителей частоты на произвольное заданное число.

Рис.6-11 Деление частоты на 2

6.5 Однотактный JK-триггер

Срабатывает в момент перехода строб сигнала С с 0 в 1(по его переднему фронту).

Рис.6-12 Однотактный JK-триггер

Рис 6-13 Условное обозначение JK-триггера

Если соединить входы j, с и k, то получится Т-триггер. Если с = 0, то хранение при любых J и K. В JK-триггере запрещенных состояний нет.

Jn Kn C Qn+1 состояние

0 0 Qn /Qn хранение

0 1 0 1 запись 0

1 0 1 0 запись 1

1 1 /Qn Qn Т-триггер

Таблица 9 Состояния JK-триггера

6.6 Двухтактный (2x ступенчатый) триггер

1) Двухтактный RS-триггер (MS-триггер).

При С = 1, информация принимается в М-триггер, но не проходит в S-триггер.

При С = 0, информация из М-триггера переписывается в S-триггер.

Рис.6-14 Двухтактный RS-триггер

М – master – ведущий; S – slave – ведомый.

При любом С одна ступень триггера "прозрачна", другая "непрозрачна", поэтому триггер в целом непрозрачен.

2) Двухтактный JK-триггер.

Это двухтактный RS-триггер, выходы Q которого заведены накрест на входные конъюнкторы, тогда R и S входы называются J и К входами.

Если j = k = 0 то С-сигнал не может открыть триггер – хранение. Если j = 1; k = 0, то С-сигнал откроет конъюнктор &1, но только если до поступления С-сигнала было: Q = 0; . В отличие от обычного RS-триггера {глава 6.1}, вариант j = k = 1 не запрещён.

7 Регистры

7.1 Классификация регистров

Регистр – функциональный узел объединяющий несколько однотипных триггеров.

Типы регистров:

1) Регистры защелки – строятся на триггерах защелках (К155ТМ5; К155ТМ7), запись в которые ведется уровнем стробирующего сигнала.

В триггере К155ТМ8 - запись ведется положительным фронтом стробирующего сигнала.

2) Сдвигающие регистры – выполняют функцию только последовательного приема кода.

3) Универсальные регистры – могут принимать информацию в параллельном и последовательном коде.

4) Специальные регистры – К589ИР12 имеют дополнительные варианты использования.

7.2 Сдвигающий регистр

Это регистр, содержимое которого при подаче управляющего сигнала может сдвигаться в сторону старших или младших разрядов. Например, сдвиг влево приведен в таблице 9.

0 1 1 0

1 1 0 0

1 0 0 0

0 0 0 0

Таблица 9 Сдвиг кода влево

Регистр с однофазной синхронизацией

На вход DS поступает последовательный код.

Рис.7-1 Регистр с однофазной синхронизацией

В регистр (рис.7-1) в момент поступления стробирующего импульса происходит запись входного бита DS в триггер ТТ0. В триггер ТТ1 переписывается информация, имевшаяся в ТТ0, в ТТ2 из ТТ1 и т.д.

При подаче следующего бита DS и сигнала С происходит тот же процесс, в результате все биты имевшиеся на выходах Q0-Q3 передвигаются на 1 разряд влево. Условное обозначение такого регистра приведено на рис.7-2.

Рис.7-2 Сдвиговый регистр Рис.7-3 Двухфазный сдвиговый регистр

В регистре (рис.7-3) по сигналу С1 происходит запись в однотактные триггеры Т00 и Т01, а по сигналу С2 информация переписывается в триггеры Т10 и Т11 и появляется на выходах Q0 и Q1. Сдвиговые регистры применяются для преобразования последовательного кода в параллельный.

7.3 Универсальные регистры

Они имеют внешние выходы и входы для всех разрядов, а также последовательный вход DS.

Имеются два вида универсальных регистров:

1) регистр выполняющий сдвиг только в одном направлении и параллельный прием кода (например, К155ИР1; К176ИР3).

2) с четырьмя режимами работы: сдвиг вправо/влево; параллельный прием; хранение(например, 8 разрядный регистр К155ИР13; 4 разрядный К500ИР141).

8 Счетчики

8.1 Классификация счетчиков

Функциональный узел предназначенный для счета импульсов называется счетчиком. По мере поступления входных импульсов счетчик последовательно перебирает свои состояния в определенном для данной схемы порядке. Например:

Длина списка используемых состояний К называется модулем пересчета или емкостью счетчика. Наиболее часто используются двоичные счетчики, у которых порядок смены состояний триггеров соответствует последовательности двоичных кодов. Применяются и другие виды кодирования,например sодинарное, когда состояние счетчика определяется местоположением движущейся единицы.

К=3

Унитарное кодирование – состояние определяется числом единиц.

Обычный счетчик перебирает свои состояния в возрастающем порядке (суммирующий счетчик), если наоборот, то это вычитающий счетчик. Если можно менять направление перебора - реверсивный счетчик. Если для переключения нужен синхросигнал, счетчик называется синхронным, если только входной сигнал, то асинхронным.

Рис.8-1 Схемное обозначение счетчика

CR – выход переноса {глава 4.1}, который используется для соединения со следующим счетчиком.

Виды связи между триггерами счетчика

1) непосредственная связь - счетчик последовательного переноса

2) тракт последовательного переноса - счетчик последовательного переноса

3) тракт параллельного переноса – счетчик параллельного переноса.

8.2 Счетчик с непосредственной связью

Рис.8-2 Счетчик с непосредственной связью

При подаче импульсов на счетный вход, состояние ТТ0 каждый раз меняется на противоположное {глава 6.4}. Состояние ТТ1 будет меняться лишь тогда, когда на выходе Q0 будет переход с 1 на 0 и т.д. Сигнал по цепочке триггеров распространяется последовательно поэтому происходит задержка срабатывания триггеров.

В худшем случае: tзад общ = ntзад триггера. В момент перехода появляются всякие промежуточные комбинации (некорректные коды).

Достоинства схемы: предельная простота, легкость наращивания. От плохих импульсов не сбивается (возможна ошибка только на одну единицу).

Пример такого счетчика-схема К155ИЕ5.

8.3 Счетчик с трактом последовательного переноса

Рис.8-3 Счетчик с трактом последовательного переноса

Входной импульс проходит через все триггеры содержащие единицу, попутно сбрасывая их в ноль, переводит в единицу первый встреченный погашенный триггер (0) и через него уже не проходит. Поэтому время задержки резко сокращается и некорректные коды не возникают.

8.4 Счетчик с трактом параллельного переноса

Рис.8-4 Счетчик с трактом параллельного переноса

На входе каждого триггера, кроме первого, установлены конъюнкторы. Входной счетный сигнал поступает на все конъюнкторы сразу. Там где они открыты он вызывает одновременное переключение всех триггеров. Кроме того, на конъюнкторы поданы сигналы всех младших разрядов, поэтому при подаче счетного импульса изменяют свое состояние все те триггеры, перед которыми все более младшие были в состоянии 1.

8.5 Реверсивные счетчики

Это счетчики, направление счета которых можно изменять.

Для превращения суммирующего счетчика в вычитающий нужно сигналы управления трактом переноса снимать с противоположных выходов триггера (не-Q вместо Q). Переключение направления счета осуществляется сигналом up/down.

8.6 Счетчики по произвольному основанию

8.6.1 Счетчики с досрочным сбросом

Рис.8-5 Счетчик с досрочным сбросом

Двоичный счетчик разрядности n (2n>k) дополнен элементом "И" {глава 1.1}, который по состояниям выходов Qi обнаруживает код конца счета (k-1). После чего по цепи "R" сбрасывает счетчик в ноль. Сигнал сброса одновременно является и сигналом k-ичного переноса.

Достоинства: естественная двоичная последовательность кодов (от 0 до k-1).

Недостатки:

1) в процессе счета из-за неодновременного переключения триггеров могут возникать кратковременно коды (k-1), что вызовет преждевременный сброс.

2) сигнал сброса очень короткий, хоть один триггер сбросился и уже R = 0. Надо R удлинить и задержать, но тогда могут возникнуть некорректные коды.

8.6.2 Счетчик с досчетом

Двоичный счетчик перед началом счета по тракту параллельной загрузки Д загружается кодом 2n-к, с которого начинается счет (рис.7-8). В конце счета на выходе появляется код «все единицы», затем вырабатывается сигнал CR, который через схему установки поступает на вход PL, снова в счетчик загружается код 2n-к и т.д.

Достоинства счетчика:

Использование штатного сигнала CR и входов параллельной загрузки.

Легкая смена основания пересчета (изменяется загружаемый код 2т-к).

Недостаток:

Неестественная последовательность кодов, например, 5, 6, 7, 5, 6, 7 и т.д.

Такой счетчик применяется в делителях частоты, в которых используется только сигнал выходного переноса.

Рис.8-6 Счетчик с досчетом

9 Запоминающие устройства

9.1 Постоянные запоминающие устройства (ПЗУ)

ПЗУ представляет собой чисто комбинационную схему, имеющую n адресных входов и m выходов.

Рис.9-1 Схемное обозначение ПЗУ

ПЗУ организуются по двухъярусной структуре:

1) Всевозможные конъюнкции с помощью дешифратора.

2) C помощью схем "или" собираются все нужные конъюнкции.

Рис.9-2 Структура ПЗУ

Работа схемы: если все плавкие перемычки целы, то при выборе любого адреса на входы всех дизъюнкторов будет поступать хотя бы по одной единице, поэтому y0 = y1=···= ym-1=1.

Для занесения в схему какой-либо информации некоторые перемычки пережигаются (ПЗУ с прожиганием), тогда на некоторых дизъюнкторах на все входы поступают "0" и на выход подается "0".

9.1.1 Прожигаемая ПЗУ

Примером такой ПЗУ является К155РЕ3. Ее структура 32x8 (32 слова по 8 битов каждое).

Рис.9-3 ПЗУ К155РЕ3

Если перемычка П0 цела, то при выборе транзистора VT0 (по адресу 00000 открывается "0" выход дешифратора), тогда ток этого транзистора создает через делитель R1R2 на базе VT2 некоторый потенциал, VT2 открывается, и на выходе y0 появится "0". VT1 в это время закрыт, т.к. потенциал его базы равен 0. Чтобы на выходе у0 получить "1" необходимо перемычку П0 сжечь. Для этого Uпит2 повышают до уровня 10-11 В; открывается стабилитрон VD, на базе VT1 появляется положительный потенциал, транзистор VT1 открывается и его ток сжигает перемычку. Теперь на базе VT2 не будет положительного потенциала, VT2 – закрыт, следовательно у0 = 1.

Длительность прожигающего импульса выбирается в интервале 5¸20мс.