261 Столбец

J1

B3

C2

G1

Трактовый заголовок

VC-4

F2

H4

F3

K3

N1

20 блоков по 13 байтов

Рис 3. 7. Структура VC-4 для асинхронного отображения цифрового потока Е-4

X

W

X

X

X

X

Y

Y

Y

Y

Y

Y

Y

Y

Y

Y

Y

Y

Y

Z

POH

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

96 D

12 байтов

1

Рис 3. 8. Структура одной строки VC-4 для асинхронного отображения цифрового потока Е-4.

W = DDDDDDDD, X = CRRRRROO, Y = RRRRRRRR, Z = DDDDDDSR

Переход к карте виртуального контейнера с большим числом информационных символов называют «отрицательной» цифровой коррекцией, а переход к карте с меньшим числом информационных символов – «положительной» цифровой коррекцией. На приемной стороне в эластичную память записываются информационные символы, а для их считывания используется генератор с фазовой автоподстройкой частоты.. Частота генератора изменяется по сигналу управления цифровой коррекцией таким образом, чтобы количество считывающих импульсов было равно количеству информационных символов компонентного сигнала в цикле виртуального контейнера.

В табл. 3.4 приведены параметры всех виртуальных контейнеров при асинхронном вводе потоков плезиохронных иерархий. Отображение компонентных потоков выполняется с использованием схем рис. 3.2. При этом цифровая коррекция для VC-4 и VC-3 выполняется на интервале длительности цикла 125 мкс, а для VC-2, VC-12 и VC-11 на интервале 500 мкс.

На рис. 3.9 приведена структура и обозначение битов VC-12. В цикле виртуального контейнера предусмотрено две управляемые вставки . Сигналы управления содержат по три бита, их индексы совпадают с индексами управляемых вставок. Размещение компонентного сигнала в виртуальном контейнере выполняется по одной из трех карт. Максимальное количество информационных символов равно 1025 при заполнении по картеМАР0, минимальное – 1023 при заполнении по карте МАР2.

Синхронный побитовый ввод

В цифровых транспортных сетях в настоящее время используются общие сети тактовой синхронизации. Компонентный цифровой поток, для формирования которого используется первичный эталонный генератор общей сети тактовой синхронизации, будет синхронным по отношению к цифровым потокам виртуальных контейнеров. В этом случае возможен синхронный побитовый ввод такого потока в виртуальный контейнер. Во всех контейнерах предусмотрены карты для размещения компонентных сигналов с номинальной скоростью.

Синхронный побайтовый ввод

Синхронный побайтовый ввод используется для размещения в виртуальных контейнерах VC-11 и VC-12 первичных плезиохронных цифровых потоков со скоростями 1544 кбит/с и 2048 кбит/с. Структура цикла первичных цифровых потоков должна соответствовать G.704. На рис. 3.10 приведена структура и назначение байтов VC-12 для синхронного по байтам отображения сигналов 31х64 кбит/с.

Таблица 3.4

Параметры сигналов виртуальных контейнеров при отображении в них асинхронных сигналов E-n

E-n, асинхр.	VC-n	Миним. количество битов инф. в цикле VC-n	Максим. количество битов инф. в цикле VC-n	Биты сигналов управления вставками	Биты управляемых вставок
Е-4	VC-4	17406	17415	9(С,С,С,С,С)	9 S
Е31	VC-3	4293	4299	3(C,C,C, C,C), 3(C,C,C, C,C)	3 S, 3 S
Е-32	VC-3	5589	5598	9(С,С,С,С,С)	9 S
Е-2	VC-2	3152	3160	4(C,C,C), 4(C,C,C)	4 S, 4 S
Е-12	VC-12	1023	1025	C,C,C, C,C,C	S, S
Е-11	VC-11	771	773	C,C,C, C,C,C	S, S