Постановка задачи

С помощью микросхем К155РП1 и К155РУ2 смоделировать работу кэш-памяти прямого отображения.

Методические указания к выполнению лабораторной работы: «Моделирование работы кэш памяти прямого отображения»

1.При разработке принципиальной эл/схемы кэш прямого отображения использовать в качестве накопительного блока основной памяти микросхему РУ2.

2.В качестве накопительного и индексного блоков микросхемы РП1.

Микросхема РП1 имеет архитектуру 4х4 то есть данная микросхема позволяет смоделировать кэш емкостью в 4 4х разрядных слова. Так как в теговой памяти кэш будут задействованы два разряда данных для хранения старшей части адреса обращения за данными, оставшиеся два разряда использовать как дополнительную информацию о достоверности данных в кэш (v0, v1).

3.Моделируемая схема должна реализовать следующие алгоритмы:

а) перед записью или чтением в(из) основную (ой) память(и) осуществляется чтение индексной памяти по адресу обращения за данными.Так как при первоначальном цикле (вкл. сброс по пит.) данных в кэш нет организуется режим записи в основную память при этом схема формирует циклы записи по адресам в основную память.

Циклы работы схемы: чтение индексной памяти >>> запись в основную память.

б) моделируется режим чтения из основной памяти. При этом по адресу обращения за данными также вначале осуществляется чтение индексной памяти. Так как данных в кэш нет, то осуществляется запись данных в кэш из основной памяти

Циклы работы схемы: чтение индексной памяти >>> чтение данных из основной памяти >>>запись данных в кэш с записью информации в теговую память признака наличия данных в кэш (v0=1) и двух старших разрядов адреса в качестве тега.

в) моделируется режим повторного чтения из основной памяти, при этом данные находятся в кэш. Так как данные в кэш схема организует чтение их из кэш и блокирует обращение за данными в основную память.

Циклы работы схемы: чтение индексной памяти>>> чтение кэш>>>блокировка обращения к основной памяти.

г) Моделируется цикл записи (режим сквозной записи) то есть прежде чем организовать запись в основную память (РУ2) происходит обновление данных в кэш а затем формируется цикл записи в основную память.

Циклы работы схемы: чтение индексной памяти (v0=1)>>>запись в кэш>>>запись в основную память.

Рекомендации к выполнению

Для успешной сдачи лабораторной работы необходимо представить отчет по лабораторной работе, ответить на вопросы преподавателя, собрать схему на схему на лабораторном стенде и продемонстрировать ее работу.

Отчет должен содержать описание алгоритма работы схемы, необходимые пояснительные рисунки, принципиальную схему кэш-памяти прямого отображения.

Лабораторная работа №4 «Моделирование блока управления с жесткой логикой и микропрограммным управлением»

Классификация блоков управления по способам реализации выполнения команд: c жесткой логикой, микропрограммное управление

Блок управления.

Выполнение машинной команды в процессоре, разбивается на этапы называющимися машинными циклами.

Реализация этих этапов в процессоре осуществляется двумя способами управления:

1) микропрограмма ; 2) жесткая логика.

Прежде чем рассматривать эти два этапа отметим их применение в интерпретации команд в процессоре с точки зрения эволюционного развития его архитектуры.

Способ «жесткая логика» реализуется аппаратными средствами с использованием комбинационных схем, вырабатывающих распределенные во времени управляющие сигналы в процессоре, необходимые для выполнения команд.

В этих комбинационных схемах связи между базовыми логическими элементами являются постоянными и определяются зависимостями, выраженными в математических формулах Булевой алгебры, которые устанавливают соответствия между значениями входных и выходных сигналов.

Модернизация логики работы такого блока управления возможна только путем схемного изменения.

Микропрограммное управление.

Суть этого способа заключается в том, что блок управления содержит память, в которую записываются микропрограммы, в которых каждая микрокоманда управляет процессором в течение машинного такта. Для этого в каждом такте процессора из памяти микропрограмм происходит чтение микрокоманды, которая содержит информацию, изменяющую состояния элементов в блоках процессора в течение машинного такта.

Данный способ позволяет динамически изменять архитектуру блока управления, добавляя новые функциональные возможности путем добавления в управляющую память новых микропрограмм. Для этого нет необходимости изменять все схемные связи в блоке управления. Для этого только необходимо чтобы память микропрограмм была перезаписываемой.

Применение этого способа дало разработчикам возможность увеличить функциональнее возможности процессора. И особо бурное применение этого способа приходится на 70-е годы прошлого столетия. Но этот способ имеет недостаток, который заключается в следующем:

Микропрограммное управление позволяет выполнять только одну команду в процессоре, которая монополизирует блок управления, кодом операции, который является вектором вызова конкретной микропрограммы и, пока она не реализуется, переход к выполнению другой не возможен. А требования времени ставили задачу повысить производительность процессора.

Вот тогда и появилось направление RISC архитектуры с жесткой логикой. То есть, в эволюции вычислительной техники произошел виток, но только жесткая логика была модернизована и перестала удерживать функциональные блоки в связке до конца выполнения команды, как это было на первоначальном этапе до появления блока с микропрограммным управлением.

RISC архитектура реализовала конвейерную обработку команд, архитектура в которой функциональные блоки процессора, отвечающие за выполнение этапов команд стали независимы друг от друга, а сами команды упростились, и необходимость в их интерпретации через средства микропрограммного управления отпала сама собой, а жесткая логика взяла на себя функции управления конвейером, устранение конфликтов, выполнение операций в функциональных блоках и реакции на все отклонения в процессе выполнения команд, представляя вышестоящему уровню архитектуры команд через систему прерывания всю информацию для обработки этих отклонений.

В системах имеющих наработанные сложные команды ( INTEL ) пришлось для реализации конвейерной обработки «резать» свои команды на микрооперации, а для команд которые не поддаются разделке аппаратными средствами, хранить микрооперации в отдельной памяти. Но при этом во всех случаях для сохранения зависимости микроопераций одной команды вводить признаки принадлежности их к ней (биты цепочки). В принципе способ микропрограммного управления применим и для конвейерной организации и параллельной обработки. Только для этого каждый функциональный блок должен содержать свою память микропрограммы, а к тому же еще должен быть диспетчер, который отвечает (отслеживает) работу всех блоков. Примером частной реализации этой идеи можем привести архитектуру EC1046, в которой был блок акселератора со своей памятью микропрограмм реализующий все операции: деление, умножения, распаковки, упаковки, преобразование десятичной в двоичную систему и наоборот с одновременным выполнением микрокоманд из основной управляющей памяти, давая возможность параллельной работе основного сумматора и другим функциональным блокам по формированию конечного результата в регистр процессора и записи его в память.