Классификация полупроводниковых зу по способу доступа к данным и хранению.

Рис. 2.2. Классификация полупроводниковых запоминающих устройств в ЭВМ

Краткая характеристика памяти

Постоянно запоминающие устройства (ПЗУ)

ROM – Read Only Memory

(ПЗУ) – постоянно запоминающее устройство

PROM – программируемое ЗУ (ППЗУ)

EPROM – перепрограммируемое ЗУ с ультрафиолетовым стиранием

EEPROM – перепрограммируемое ЗУ с электрическим стиранием

EEPROM по структуре и технологическим особенностям выделен в отдельный класс.

Статические.

В качестве запоминающего элемента применяют триггерные схемы. Разделяются на синхронные и асинхронные предполагают реакцию микросхем памяти на вход сигнал CS (по фронту или уровню)

Последовательные.

По способу хранения могут входить в категорию как статические, так и динамической памяти. Доступ осуществляется по последовательным адресам, изменяющимся на при обращении в зависимости от цикла записи или чтения.

FIFO – первый пришел, первый ушел определяет алгоритм работы, т.е. первая запись в память сразу становиться доступной для чтения.

Стековая или LIFO – последний пришел, первый ушел характеризует алгоритм записи и чтения в/из памяти доступ к первой записанной ячейке в случае нескольких последовательных циклов записей возможно только при выборке (чтении) всех последующих ячеек, в которых производилась запись.

Реализация может быть в обычной памяти структуры RAM при соответствующем алгоритме изменения значения адреса ячеек при записи и чтении.

Файловая память аналогичная FIFO, с той лишь разницей, что доступ к первой ячейке, в которую была произведена запись возможно только после заполнения буфера.

Циклическая память используется в видео системах для отображения кадров на экране монитора. Может быть реализована на основе адресной памяти и так же на статических элементах (триггерах) организованных как регистры сдвига.

В случае использования адресной памяти, счетчик адреса работает в циклическом режиме, обеспечивающим обращение к ячейкам ЗУ с периодом кадровой развертки.

Память fifo

Рис. 2.3. Блок –схема буфера памяти FIFO.

Рассмотрим подробнее функционирование памяти FIFO. (см. рис. 2.3.) Во-первых наличие двух портового накопительного блока в качестве которого в лабораторной работе используется микросхема РП1 дает возможность организации одновременно независимых циклов обращения с операциями записи и чтения по разным адресам. В качестве регистров адресов записи и чтения при обращении в буфер используются счетчики E7 первоначально установленные в нулевое состояние по сигналу сброса. Два управляющих сигнала RD и WR ( в микросхеме РП1 это сигналы низкого уровня в активном состоянии) разрешают прием и дешифрацию адресов в микросхеме, запись и чтение данных в (из) соответствующих ячеек. Перед началом обмена данными необходимо произвести загрузку буфера данными в циклах записи при этом не обязательно загружать буфер полностью, так как схема контроля состояния регистров адресов записи и чтения даже при записи только в нулевую ячейку памяти дает возможность организации цикла чтения из буфера. Схема контроля и управления работой буфера памяти состоит из схемы сравнения адресов регистров записи и считывания, триггера операции выполняемой в данный момент , и двух элементов И, на выходах которых формируются сигналы БУФЕР ПУСТ и БУФЕР ПОЛОН. Условием их формирования является наличие сигнала равенства на выходе схемы сравнения, причем БУФЕР ПУСТ будет формироваться в цикле чтения то есть когда чтение «догоняет» запись, а БУФЕР ПОЛОН наоборот то есть в цикле записи. Ясно, что эти два сигнала должны быть использованы для взаимной блокировки операций, чтобы обеспечить правильную работу схемы. Узел блокировки на схеме не показан и его необходимо будет разработать студенту.

RD

Память LIFO

WR

L Date +1 -1

COUNT ADR

Carry Borrow

Схема восстановления значения счетчика адреса

Схема контроля количества слов в буфере

Схема приема сигналов управления RD, WR и адресов чтения и записи в память

Буфер полон

Буфер пуст

RD ADRчт ADRзап WR

Dвх Dвых

Рис. 2.4. Блок-схема буфера памяти LIFO.

Буфер LIFO (см. рис.2.4.) использует при чтении значение адреса по которому была произведена последняя запись ,поэтому для регистра адреса по чтению и записи можно использовать общий счетчик в лабораторной работе CT2E7, функционирующий в режиме сложения при записи и вычитании в режиме чтения.

В качестве основного элемента узла контроля количества слов в буфере можно использовать счетчик адреса обращения к буферу памяти при переполнении или заеме которого(если максимальное значение счетчика совпадает с емкостью буферной памяти) будет активизироваться узел, формирующий сигналы БУФЕР ПУСТ или БУФЕР ПОЛОН. Только в отсутствии этих сигналов значение счетчика адреса передается на адресные входы портов чтения и записи накопительного блока также как и управляющих сигналов RD и WR. При формировании сигналов переполнения или заема также активизируется работа узла восстановления значения в счетчике адреса, так как внутренняя схема счетчика при заеме переводит все разряды счетчика из нулевого состояние в единичное автоматически и наоборот при переполнении.