Лабораторная работа №2 «Моделирование работы буфера данных»

Тема лабораторной работы предназначена для изучения путем моделирования работы буферной памяти с последовательным доступом к данным, которая является одной из разновидностей, применяемых в вычислительной технике. Поэтому прежде чем приступить к выполнению работы студентам рекомендуется ознакомиться с материалом, в котором кратко изложены принципы организации памяти в вычислительных системах.

Память, будь то ПК или сложная вычислительная система типа манфрейм, имеет многоуровневую организацию. Если «двигаться» от процессора в сторону системной памяти, то:

на 1-ом уровне в самом процессоре существует регистровая память. Она может быть физически организована как отдельные регистры или как регистровый файл. Обращения к регистровой памяти осуществляется из команд по адресу регистра, находящимся в соответствующем поле формата команды.

на 2-ом уровне может быть представлена как буферная (или кэш) память с соответствующими подуровнями 1, 2, 3. Данная память предназначена для хранения частей «копий» основной или системной памяти. Обращение к ней осуществляется по значению физических адресов, формируемых в результате преобразования их из логических. Кэш память имеет сложный блок управления (контроля) в функции которого входит кроме формирования циклов чтения/записи анализ наличия в данный момент затребованных данных в самой кэш и их достоверность. Содержимому в оперативной памяти.

3-й уровень эта сама системная память, обращение к которой (адресация) имеет достаточно долгую историю развития от указания абсолютного адреса, указанного в команде (Фон - Нейман) до использования механизмов базирования, индексирования и механизмов динамического преобразования адресов, используемых при организации виртуальной памяти в системе.

4-й уровень - внешняя память. Это внешнее устройство хранения данных с достаточно широким спектром как по способам доступа, так и способом хранения, основными видами которой является до сего момента устройства хранения на магнитных лентах и дисковых подсистемах.

Архитектуру виртуальной памяти в общих чертах можно представить следующим образом. (рис.2.1.)

1. Имеется область адресного пространства, определяемая числом бит, входящих в разрядную сетку шины адреса. А=2ⁿ. А – число элементов минимального размера, хранящегося в виртуальной памяти (биты), где n – число разрядов в шине адреса.

2. Эта область адресного пространства не связана с размером физической памяти в процессоре и намного ее больше.

3. Область этого адресного пространства предоставлена пользователю полностью в его распоряжение, т.е. каждый пользователь работает в своей виртуальной памяти. При одном условии, что память эта разбивается на более «мелкие» элементы, страницы и сегменты.

4. Физически содержимое виртуальной памяти размещается в вычислительной системе в области физической памяти процессора (та часть, которая выбирается процессором или в скором времени будет обработана) и основная ее часть на внешней памяти.

5. Имеется аппаратно программный комплекс преобразования виртуальных (логических) адресов в реальные (физические) при выполнении программ. Программный код, работает с логическими адресами.

6. Существует системы контроля наличия информации (страница, сегмент) соответствующему тому или иному логическому адресу в данный момент в опустевшей памяти процессора, при отсутствии осуществляется подкачка с внешнего носителя страницы или сегмента в оперативную память .

Рис.2.1. Схема организации виртуальной памяти