Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
эвм и пу. логинов / Методическое пособие по курсу «Организация электронно-вычислительных машин и систем»-22.doc
Скачиваний:
115
Добавлен:
11.06.2015
Размер:
2.42 Mб
Скачать

П2.4.Микросхема зу регистровое на 16 бит к155рп1

Схема К155РП1 представляет собой 16-битное регистровое запоминающее устройство (ЗУ). Функциональная схема регистра представлена на рис.П2.4.-1.

Схема имеет четыре информационных входа D1-D4, адресные входа записи информации W1,W2, вход разрешения записи Vw , адресные входы считывания информации R1, R2, вход управления считыванием VR и четыре выхода каждого разряда 1,2,4,8.

Четыре информационных входа D1-D4 используются для записи 4-разрядного слова. Всего в ЗУ можно записать четыре 4-разрядных.слова.

Код на входах W1 и W2 определяет адрес выбранного 4-разрядного слова, а вход Vw дает разрешение на запись этого слова.

Когда вход разрешения записи Vw находится в состоянии логической "I", пере­дача информации запрещена и сигналы на входах D не могут изменить состояние триг­геров. Запись информации осуществляется в соответствии с табл.П2.4-1.

Таблица П2.4.-1

W1

W2

Vw

Номер слова

0

I

2

3

0

0

0

А0=D*

Н

Н

Н

I

0

0

Н

А1=D*

Н

Н

0

I

0

Н

Н

А2= D*

Н

I

I

0

Н

Н

Н

А3= D*

X

X

I

Н

Н

Н

Н

Примечание. D* - информация с соответствующих информационных входов заносится во все четыре разряда данного слова.

Для считывания информации из ЗУ вход разрешения считывания VR должен находить­ся в состоянии логического "0". При этом на выход ЗУ выдается одно из четырех слов, адресу которого соответствует код на входах R1, R2.

Считывание информации осуществляется в соответствии с табл.7.5.4.-2.

Таблица П2.4.-2

R1

R2

VR

Выход

I

2

4

8

0

0

0

А0В1*

А0В2

А0В3

А0В4

I

0

0

А1В1

А1В2

А1В3

А1В4

0

I

0

А2В1

А2В2

А2В3

А2В4

I

I

0

А3В1

А3В2

А3В3

А3В4

X

X

I

I

I

I

I

Примечание. * А0В1 - содержимое 1-го разряда нулевого слога.

Так как для записи и считывания используются различные декодирующие устройства, можно производить запись и считывание одновременно в различных ячейках.

Временные соотношения входных и выходных импульсов представлены на рис.П2.4.-2.

Выходные каскады регистра построены на мощных транзисторах с открытым коллектором, благодаря чему можно соединить соответствующие выходы нескольких регистров для организации регистрового ЗУ емкостью до 1024 бит.

На рис. показан принцип П2.4.-3 организации буферной памяти на 16 слов с использованием регистровых ЗУ.

Рис.П2.4.-1. Функциональная схема

Рис.П2.4.-2. Временные соотношения входных и выходных импульсов

Рис.П2.4.-3. Организация буферной памяти