П1.4. Перечень вопросов к экзамену Вводная часть

Эволюция вычислительной техники, два основных направления в развитии. Основные требования, предъявляемые при разработке архитектуры ЭВМ. Многоуровневая организация архитектуры ЭВМ.

Запоминающие устройства эвм

Запоминающее устройство ЭВМ, структура З.У., классификация. Память с последовательным доступом, принцип работы FIFO. Системная память, средства повышения производительности работы ОЗУ, виды высокопроизводительных О.З.У. Модульная структура оп, построение памяти большого объема из модулей, расслоение памяти. Системная память, интерфейс i2c, инициализация системной памяти в процессоре, передачи конфигурационной информации в процессоре. Динамическое ОЗУ. Регенерация памяти. Виды регенераций. Постоянные и перепрограммируемые З.У. Принципы организации флэш-памяти. Полностью ассоциативная кэш, кэш с прямым отображением. Множественно-ассоциативная кэш. Структура, принцип работы, механизм LRU.Режимы записи в кэш, сквозная и обратная запись.

Процессор

Процессор, блок управления, способы организации; микропрограммное управление и жесткая логика. Понятие о RISC и CISC архитектурах процессоров. Командный и машинный циклы работы процессора. Конвейерная обработка команды в процессоре, причины замедляющие работу конвейера и способы их устранения. Современные направления развития архитектуры процессора. Особенности архитектур 64 разрядных процессоров и их принципиальное отличие от предшествующих архитектур, характерных для 32х разрядных процессоров. Организация параллельной обработки потоков команд в процессоре. Понятие логического процессора. Архитектура современного процессора. Блок схема процессора Pentium Pro. Способы повышения производительности работы конвейера (Безупорядочное выполнение, блок предсказания переходов).

Система прерываний

Понятие о системе прерываний. Источники прерываний в симметричных мультипроцессорных системах. Аппаратные прерывания, вектор прерывания, последовательность обработки аппаратных прерываний контролером 8259 на шине I.S.A.

Организация ввода-вывода

Основные способы доступа к устройствам ввода/вывода на системной шине, виды адресации ВУ, адресация ПФУ в процессорах компании INTEL на шине I.S.A. Прямой доступ памяти, программирование контролера ДМА. Параллельный порт, программируемый ввод/вывод. Системная шина, основные понятия и определения, принцип работы синхронной и асинхронной шины. Шина PCI, организация, принцип работы, способы адресации ВУ на шине. Системная шина, режимы работы, конвейерная организация системной шины процессора Pentium pro. Классическая организация канальной системы ввода вывода. Понятие канала, подканала, канальной программы, режимы работы каналов и их виды. Современная архитектура канальной системы. Адресация устройств в канале, в классической архитектуре и использование принципов логической адресации в современной канальной системе. Принципы организации работы каналов FICON и ESCON.

Организация мультипрограммного режима эвм

Аппаратные средства поддержки мультипрограммной работы ЭВМ. Страничная организация виртуальной памяти, механизм работы блока страничного преобразования. Сегментно-страничное преобразование виртуальной памяти. Понятие задачи. Переключение задач в процессоре, блок-схема переключения задач. Защищенный режим процессора, механизм защиты программы от вмешательства других программ.