6.3.2.Шифровальное устройство.

Устройство осуществляет кодировку информации, передаваемой в последовательный канал связи одновременно с преобразованием параллельного кода в последовательный. Кодировка заключается в перестановке битов в байте в позиции, определяемые кодом, хранящимся в памяти.

6.3.3.Электронный коммутатор на четыре направления.

Устройство осуществляет коммутацию пакетов проходящих через четыре порта, работающих в дуплексном режиме. Коммутация осуществляется аппаратно блоком управления, используя приоритетное переключение, основанное на количестве запросов на прием каждым портом на момент арбитража. Для этого каждый порт выставляет запросы в порты при наличии пакетов им адресованных. Цикл арбитража следует каждый раз после окончания циклов переключения.

Приложение 1. П1 .1. Перечень тем рефератов

1. Современнные технические средства записи и считывания информации с магнитных лент

2. Современные технологии записи и считывания информации с магнитных лент.

3. Устройства хранения, записи и считывания на магнитных дисках.

4. Исторический обзор развития средств телекоммуникации в вычислительных системах.

5. Средства контроля и диагностики в вычислительных системах.

6. Самовостанавливающиеся и самонастраивающиеся вычислительные системы. Концепции и архитектура.

7. Основные направления развития системы ввода вывода в вычислительных системах.

8. Архитектура, концепции организации канальной системы ввода вывода в современных майнфреймах.

9. Организация многооперационных систем (логических партиций) на базе одной многопроцессорной аппаратной платформе – одно из основных направлений развития архитектуры современных майнфреймов.

10. Внедрение принципов логической адресации устройств ввода вывода и сетевых топологии и протоколов для связи майнфреймов с периферийными устройствами.

П1.2. Перечень тем семинаров

1. Контроль и диагностика работоспособности вычислительных систем. Интерфейс JTAG, порт TAP – аппаратные средства современных БИС. Организация диагностического режима работы компьютера.

2. Эволюционный путь развития системы ввода-вывода от архитектуры IBM 360/370 до организации ввода-вывода в Z архитектуре майнфреймов серии Z. FICON и ESCON каналы.

3. Организация многопроцессорных и кластерных структур на базе микропроцессоров Z 990 и Power 5 в Z и P серверах фирмы IBM.

4. Дисковые подсистемы. Архитектура дисковых подсистем (на примере DS8000).

П1.3. Перечень вопросов к зачету

1. Многоуровневая организация компьютера.

2. Дайте характеристику компьютеру с архитектурой фон-Неймана. Начертите блок-схему. Перечислите основные информационные потоки в этой архитектуре.

3. Укажите принципиальное отличие гарвардской архитектуры от архитектуры фон-Неймана

4. Как классифицируются процессора с точки зрения наборов выполняемых команд, их функциональных возможностях и способах адресации операндов.

5. CISC архитектура характеризуется наличием набора команд имеющим многофункциональные возможности. Чем объяснить появление RISC процессоров с набором простых команд, которые привели к усложнению и увеличению длины программного кода

6. RISC процессора имеют формат команд типа RR и характеризуются наличием большого регистрового файла, Имеет ли система с RISC процессором внешнюю память? Если да, то, каким образом осуществляется обмен данными между ними.

7. Классификация запоминающих устройств по способу доступа к данным. Перечислите основные подклассы

8. Перечислите подклассы запоминающих устройств по способу хранения данных.

9. Что имеется в виду под понятием структура адресного ЗУ. Какие виды структур Вы знаете.

10. Дайте сравнительную характеристику различным структурам адресного ЗУ.

11. В чем характерная особенность структуры адресного ЗУ 2ДМ, благодаря которой она нашла применение при построении матриц в микропроцессорной памяти.

12. Каким образом осуществляется доступ к элементу адресной памяти. Опишите технологии доступа и процесс записи/считывания информации в памяти. DRАМ с использованием запоминающего элемента в форме конденсатора.

13. Доступ к элементу памяти осуществляется через адресные и разрядные линии выборки. Возможно ли их гальваническое объединение, если да, приведите пример тэговой структуры.

14. Изложите принципы построения модуля памяти большого объема.

15. Что такое чередование адресов. Объясните, за счет чего увеличивается производительность работы памяти при использовании этого метода.

16. Что такое банк памяти. Как понимается «физический» и логический банк.

17. Перечислите основные средства, и методы сокращения времени доступа к данным в системе памяти со стороны процессора.

18. Перечислите основные управляющие сигналы, поступающие на модуль динамической памяти. Нарисуйте временную диаграмму с указанием временных параметров (таймингов) характеризующих работу памяти.

19. Память SDRAM имеет элементы конвейерной организации доступа к данным. Укажите аппаратные средства, обеспечивающие реализацию этого режима.

20. Технология SDRAM дает возможность считывания последовательности зон у страницы в режиме пакета. Объясните наличие временной задержки при переходе считывания из одной страницы в другую.

21. Что такое регенерация памяти. Какие виды регенерации Вы знаете. Чем они различаются.

22. Нарисуйте блок-схему регенерации памяти. Опишите режим регенерации памяти.

23. Почему обычный режим регенерации используется в памяти DRAM и не используется в памяти SDRAM, а используется режим CBR – CAS before RAS.

24. Технология определения типа памяти в компьютере.

25. Что такое саморегенерация, когда этот режим используется в компьютере.

26. КЭШ. Какие типы КЭШ Вы знаете. Ассоциативная КЭШ. Нарисуйте блок-схему. Опишите функции КЭШ. Укажите достоинства и недостатки.

27. Что такое тег, теговая память КЭШ. Содержание теговой памяти в полностью ассоциативной КЭШ.

28. Блок-схема КЭШ наборного типа. Теговая часть КЭШ. Принцип работы КЭШ.

29. Существует тип КЭШ, который характеризуется как наборно-ассоциативная. Почему она так называется. Опишите принцип работы.

30. Какие механизмы замещения данных в КЭШ. Алгоритм LRU.

31. Механизм когерентности данных КЭШ и системной памяти, осуществление алгоритма работы «сквозная запись»

32. Иерархия памяти в вычислительной системе. Укажите основные этапы преобразования адреса обращения задачи из процессора в системную память.

33. Последовательность выполнения команд в процессоре. Назовите основные этапы и блоки, реализующие эти этапы в процессоре.

34. Структура блока управления «жесткая логика». Опишите работу этого блока.

35. Микропрограммное управление. Структурная блок-схема блока с микропрограммным управлением.

36. Способы кодирования микроприказов в микрокомандах.

37. Блок выборки команд. Структурная схема. Чем объяснить наличие в структуре БВК буферных регистров для хранения команд и в дальнейшем появляется в иерархии памяти отдельной памяти КЭШ команд.

38. Архитектура Фон-Неймана имеет общую шину команд/данных. Каким образом происходит разделение потока команд и данных в самом процессоре. Кто выполняет функцию «диспетчера».

39. С появлением КЭШ команд в иерархии памяти процессора и наличием общей шины команд/данных между процессором и памятью. Как Вы считаете, какую архитектуру представляет данная система.

40. Зачем нужно было процесс выборки команд из памяти и формирования адресов операндов выделить в отдельный функциональный блок.

41. Процессора с CISC архитектурой имеют форматы команд переменной длины. Каким образом блок выбора команд «узнает» длину текущей команды.

42. Назовите основных поставщиков адреса следующей команды в процессоре в блоке выборки команд.

43. Современные вычислительные системы работают с виртуальной памятью, и существует понятие физический (реальный) и логический адрес. Какой адрес следующей команды формирует БВК логический или физический.

44. Принцип конвейерной обработки команд в процессоре. В чем заключается ее сущность.

45. Почему CISC архитектура не нашла реализации при конвейерной обработке в процессоре.

46. Почему возникают конфликты при обработке команд на конвейере. Перечислите виды конфликтов.

47. Конфликт по данным. Способы устранения.

48. Конфликты по управлению. Способы устранения. Структура блока предсказаний переходов.

49. Что такое «внеочередное выполнение» команд на конвейере. За счет чего стало возможна реализация этого режима на конвейере.

50. Способы устранения конфликтов на конвейере. Централизованная схема.

51. Для обработки информации и управления движением потоков в процессоре с жесткой логикой как функциональные устройства так и информация имеют теговой составляющие, почему этого нет в структуре с микропрограммным управлением.

52. Децентрализованная схема. Что такое станция резервирования. Зачем нужно было внедрять для функциональных устройств дополнительные памяти в форме входных очередей для хранения, как данных, так и кода операций, когда для этого существует регистровый файл.

53. Технология переименования регистров. Зачем ее нужно было внедрять.