
- •Лабораторная работа №1 «Исследование работы регистра сдвига» Краткие теоретические сведения. Цифровой логический уровень.
- •Постановка задачи Базовое задание
- •Задание повышенной сложности
- •Рекомендации к выполнению
- •Лабораторная работа №2 «Моделирование работы буфера данных»
- •Классификация полупроводниковых зу по способу доступа к данным и хранению.
- •Краткая характеристика памяти
- •Память fifo
- •Описание лабораторной работы
- •Постановка задачи Базовое задание
- •Рекомендации к выполнению
- •Лабораторная работа №3 «Моделирование кэш-памяти» Описание лабораторной работы
- •Постановка задачи
- •Рекомендации к выполнению
- •Блок микропрограммного управления
- •Блок-схема блока микропрограммного управления (см. Рис. 4.5.)
- •Блок управления с жесткой логикой
- •Лабораторная работа№4а «Моделирование блока управления с микропрограммным управлением» Описание лабораторной работы
- •Рекомендации к выполнению
- •Лабораторная работа №4б «Моделирование блока управления с жесткой логикой»
- •5.Индивидуальные домашние задания
- •5.1. Индивидуальное домашнее задание №1 «Комбинационные многовходовые схемы»
- •Варианты заданий
- •Рекомендации к выполнению
- •5.2.Индивидуальное домашнее задание №2 «Проектирование модуля памяти» Описание домашнего задания
- •Назначение выводов микросхем к155ру5 и к155ру7 Таблица 5.2.1 .
- •Варианты заданийТаблица 5.2.2
- •Методика проектирования модуля памяти
- •6.Курсовое проектирование Список тем курсовых проектов
- •6.1.Память эвм
- •6.1.1.Модуль памяти с блоком ключей защиты
- •6.1.2.Модуль памяти с буфером fifo для записи сбойных адресов, в которых были обнаружены одиночные ошибки блоком контроля с использованием кода Хемминга для их обнаружения в считываемых данных.
- •6.1.3.Модуль памяти с блоком контроля количества обращений к страницам памяти и заменой содержимого страницы с наименьшим количеством обращений (операций чтения) при операции записи в модуль.
- •6.1.4.Модуль памяти с блоком контроля последовательности обращений к адресам памяти в группе заранее указанных адресов.
- •6.2.Процессор
- •6.2.1.Устройство управления объектом, обходящим препятствия.
- •6.2.2.Устройство управления движением объекта на плоскости с контролем за движения его на табло, собранным на сдвиговых регистрах.
- •6.2.3.Анализатор формы сигнала.
- •6.2.4.Универсальный информационный конвейер.
- •6.3.Система ввода-вывода
- •6.3.1.Устройство сбора информации с датчиков и ее обработки.
- •6.3.2.Шифровальное устройство.
- •6.3.3.Электронный коммутатор на четыре направления.
- •Приложение 1. П1 .1. Перечень тем рефератов
- •П1.2. Перечень тем семинаров
- •П1.3. Перечень вопросов к зачету
- •П1.4. Перечень вопросов к экзамену Вводная часть
- •Запоминающие устройства эвм
- •Процессор
- •Система прерываний
- •Организация ввода-вывода
- •Организация мультипрограммного режима эвм
- •Многопроцессорные системы
- •Приложение 2.Справочные данные по микросхемам серии ттл к155 п2.1. Микросхема 2d триггера к155тм2
- •П2.2.Микросхема счетчик двоичный реверсивный к155е7
- •П2.3.Микросхема памяти к155ру2.
- •П2.4.Микросхема зу регистровое на 16 бит к155рп1
- •П2.5.Микросхема регистр сдвига 8- разрядный к155ир13
- •П2.6. Микросхема алу к155ип3
- •Рекомендуемая литература
- •Дополнительная литература
- •Содержание
6.Курсовое проектирование Список тем курсовых проектов
6.1.Память эвм
6.1.1.Модуль памяти с блоком ключей защиты
Модуль памяти содержит накопительный блок для хранения контрольных разрядов и данных, блок контроля и блок памяти ключей защиты для каждой страницы. При обращении к модулю памяти текущий адрес обращения к странице используется для чтения ключа из памяти ключей защиты, который сравнивается со значением, установленным в регистре состояния программы, и в зависимости от результата сравнения разрешается или блокируется та или иная операция:
ключи равны, разрешены чтение и запись
ключи не равны, разрешено только чтение
ключ в регистре программы равен нулю, блокируется обращение к памяти ключей защиты и сравнение не происходит, разрешено чтение и запись.
6.1.2.Модуль памяти с буфером fifo для записи сбойных адресов, в которых были обнаружены одиночные ошибки блоком контроля с использованием кода Хемминга для их обнаружения в считываемых данных.
При заполнении буфера устанавливается блокировка запросов в память со стороны процессора, и управление передается блоку диагностики. Блок диагностики считывает сбойные адреса и производит запись и чтение диагностической информации с блокировкой схем контроля. При обнаружении несовпадения эталонной и считанной информации в тесте блок диагностики производит анализ сравнения неисправного разряда во время работы модуля, используя для этого значение синдромов, записанных в буфер совместно со сбойным адресом с разрядом, обнаруженным тестом. В случае их несовпадения блок диагностики устанавливает дополнительный флаг «ухудшение характеристик» в проверяемой ячейке буфера FIFO как признак потенциальной неисправимой ошибки и переходит к проверке сбойного адреса из следующей ячейки буфера. По окончании теста устанавливается запрос на прерывание.
6.1.3.Модуль памяти с блоком контроля количества обращений к страницам памяти и заменой содержимого страницы с наименьшим количеством обращений (операций чтения) при операции записи в модуль.
Для реализации алгоритма блок контроля содержит счетчики обращений к каждой странице памяти при операциях чтения данных из них. Каждый раз при операции записи в память блок контроля сравнивает значения счетчиков и, выбрав наименьшее значение, формирует адрес страницы, в которую производит запись. Для этого каждому счетчику соответствует тег, в качестве которого используется физический адрес страницы в модуле.
6.1.4.Модуль памяти с блоком контроля последовательности обращений к адресам памяти в группе заранее указанных адресов.
Устройство содержит накопительный блок для хранения данных и блок аналогичный архитектуре теговой памяти «кэш прямого отображения». Этот блок содержит группу адресов для осуществления контроля последовательности обращений к адресам памяти. Для этого каждая строка тэговой памяти кроме тэговой части адреса содержит двоичный код номера в последовательности обращений к адресам памяти в указанной группе адресов.
В случае совпадения текущего адреса обращения к памяти с адресом в теговой памяти включается счетчик, увеличивая свое значение на единицу каждый раз при очередном совпадении и сравнивая свое значение с номером в последовательности, считанным из тэговой памяти. Результат сравнения заносится в сдвиговый регистр значение которого и используется схемой анализа последовательности обращений.
6.1.5.Модуль памяти с блоком контроля, осуществляющего периодическую проверку количества обращений к страницам памяти и замены их содержимого при значении ниже порогового установленного процессором в регистре порогового значения.
Для этого блок контроля имеет таймер, позволяющий через определенное время производить сканирование теговой памяти, содержащей текущее значение количество обращений для каждой страницы при этом блокируя на время сканирования обращение к памяти со стороны процессора. При обнаружении страниц, содержимое которых подлежит замене, их адреса заносятся в буфер адресов для передачи в процессор, производится обнуление количества обращений для заменяемых страниц в теговой памяти и устанавливается запрос на прерывание в процессор.