Методика проектирования модуля памяти

В соответствии с вариантом задания (см. табл.5.2.2) производим расчет количества микросхем памяти, необходимых для проектирования. Исходными данными являются:

- емкость микросхемы, то есть число бит хранимых в ней данных иначе ее разрядность адресных шин и шин данных

-разрядность системной шины данных или ширина выборки, то есть число одновременно считываемых и записываемых байт из/в память.

Так как технические данные микросхемы памяти не обеспечивают ни объема, ни разрядности считываемой информации, необходимых для проектируемой памяти, то вначале в первую очередь проводят расчет, числа микросхем, обеспечивающих ширину выборки, которое зависит от количества бит хранимых данных в микросхеме. Эти микросхемы обычно размещают на отдельной монтажной плате, называемой модулем памяти, а группу микросхем ,обеспечивающих ширину выборки называют субмодулем или банком памяти .Подсчет количества микросхем в банке не представляет ни каких затруднений, для этого достаточно произвести деление величины разрядности выбираемых данных из памяти на величину разрядности выбранной микросхемы. Количество байт ,вмещаемых в банк, определяется как произведение числа считываемых байт на величину глубины адресного пространства микросхемы или как степень двойки от суммы чисел разрядов адреса, поступающих на микросхему и адресных разрядов ширины выборки.(см. табл.5.2.3.)

Разряды системной шины адреса

Таблица 5.2.3.

^{Разряды шины адреса, поступающие в системную память}

t- Разряды, поступающие на вход ы k- разряды,поступающие p- разряды ,

Дешифратора для формирования на адресные входы определяющие

Сигналов выбора банков микросхем число байт выборки

- число субмодулей

-глубина адресного пространства микросхемы

- ширина выборки (количество одновременно выбираемых байт)

Конструктивно можно каждый банк памяти разместить на отдельной монтажной плате, тогда количество физических банков совпадет с количеством модулей. Для уменьшения их числа размещают на одной монтажной плате несколько банков .Банки, расположенные на одной монтажной плате можно интерпретировать как логические, доступ к которым можно организовать установив дешифраторы выбора логических банков непосредственно на каждой из монтажных плат. В этом случае старшие разряды адреса, поступающие на формирование сигналов выбора банков, разделяем на две группы. Разряды старшей группы адреса поступают на входы дешифратора, формирующего сигналы выбора физических банков ,а разряды младшей группы адреса, поступают на входы дешифраторов, установленных на каждой из монтажных плат, где формируются сигналы выбора логических банков.

Вышеприведенный способ формирования управляющих сигналов используется при размещении данных в памяти по мере последовательного возрастания значения адресов.

Для того ,чтобы реализовать технологию чередования о которой мы упоминали выше, необходимо будет произвести перераспределение разрядов адреса в схеме формирования управляющих сигналов выбора банков.

Можно, конечно, разделить физические банки поровну и разместить данные с четными адресами в одну половину банков, а с нечетными адресами в другую, формируя соответственно две группы сигналов выборки банков с учетом значения младшего разряда адреса обращения в память. Но в этом случае не будет возможности наращивать и уменьшать объем памяти при использовании технологии чередования.

Целесообразно ,имея несколько физических банков и логические в каждом из них ,технологию чередования реализовать на уровне логических, тогда останется возможность динамического изменения объема памяти. Последний вариант и предлагается использовать в домашнем задании.

И так, схема формирования управляющих сигналов выбора банков должна удовлетворять следующим требованиям.

1. Запись данных в логические банки должна производиться с учетом значения адреса по состоянию младшего разряда регистра адреса обращения в память.

2. Чтение данных из памяти должно производиться одновременно из обоих банков, хранящих четные и нечетные слова, или по значению внутреннего счетчика, участвующего при формировании сигналов выборки банков при чтении.

3. В случае одновременного считывания данных из обоих банков ,каждый физический банк должен иметь буферный регистр для хранения двойного слова и мультиплексор, управляемый внутренним счетчиком при выдаче данных на системную шину.

4. Все сигналы ,поступающие на входы микросхем должны удовлетворять временным диаграммам согласно техническим требованиям на микросхемы.

Варианты домашних заданий содержат указания на реализацию режима чередования не только четных и нечетных слов, а и на чередование данных из четных и нечетных страниц с одноименными адресами из этих страниц. В этом случае управляющие сигналы выбора банков должны учитывать значение младшего разряда адреса страницы.

Некоторые варианты содержат число логических банков 4 или 8 .В этих вариантах предлагается реализовать поточный режим при считывании, размещая слова при записи в банках последовательно в соответствии с их адресацией, а при чтении считывание согласно значениям внутреннего счетчика физического банка.