МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ Федеральное государственное автономное образовательное учреждение высшего проффесионального образования «Национальный исследовательский ядерный университет «мифи» обнинский институт атомной энергетики факультет кибернетики г.в. логинов

Учебно-методическое пособие по дисциплине «Организация электронно-вычислительных машин и систем»

Для студентов по специальности 230101 «Вычислительные машины, комплексы, системы и сети»

Вступление Данное методическое пособие предназначено для оказания помощи студентам в освоении материала при проведении лабораторных работ и выполнении домашних заданий по дисциплине «Организация ЭВМ и систем».Помимо тем и методических указаний по выполнению лабораторных работ и домашних заданий в пособие включены разделы, содержащие теоретический материал и справочные данные по микросхемам, необходимые для выполнения заданий в каждой из лабораторных работ .Поэтому перед началом выполнения лабораторных работ студентам необходимо внимательно изучить теоретический материал и только после этого приступать к выполнению задания. Тематика лабораторных работ охватывает объем материала по разделам курса дисциплины: память , процессор и некоторым подразделам системы ввода вывода. Так целью лабораторной работы №1является не только понимание принципа работы регистра сдвига во всех его режимах, но и его применение в комбинационных схемах для различных целей. Например, в схемах преобразования параллельного кода в последовательный или наоборот как приемного регистра в последовательных каналах ввода вывода с дальнейшей записью принятой информации в буферную память. Используя для сборки подобных схем микросхемы из набора лабораторной установки. В лабораторной работе№2 используется базовая микросхема памяти РП1, имеющая два независимых порта: порт чтения и порт записи. Это дает возможность моделировать работу памяти FIFOиLIFO. А используя возможность асинхронного доступа к ячейкам памяти по разным адресам с командами записи и чтения, моделировать работу буфера памяти в каналах ввода вывода, осуществляющего асинхронную обработку запросов за данными одновременно со стороны процессора и устройства ввода вывода в одном из режимов передачи данных или в строну внешнего устройства или в сторону процессора. Для более глубокого изучения функционирования многоуровневой организации памяти в ЭВМ предназначена лабораторная работа №3, целью которой является моделирование работы КЭШ. Используя микросхемы памяти РУ2 и РП1и другие микросхемы лабораторной установки студенту представляется возможность собрать схему КЭШ как прямого отображения ,так и полностью ассоциативной , в качестве блока для хранения тегов используется микросхема РП1, а для хранения данных микросхема РУ2. В лабораторной работе №4 студентам предлагается смоделировать работу схемы блока управления с жесткой логикой или с микропрограммным управлением, предназначенную для управления перемещением «объекта» по заданному маршруту в двухмерном пространстве в пределах размеров матрицы, собранной на сдвиговых регистрах ИР13. Тематика лабораторных работ и последовательность их выполнения подобраны таким образом, чтобы студенты во время их выполнения должны использовать знания и опыт ,приобретенные при выполнении предыдущих работ. Темы двух домашних заданий предназначены для освоения материала дисциплины по разделу “ПАМЯТИ” и методике проектирования комбинационных схем как одной из форм на базе мультиплексоров. При выполнении домашнего задания по разделу «ПАМЯТЬ» студенты практически самостоятельно разрабатывают схему модуля памяти большого объема, используя для этого базовые микросхемы:РУ2, РУ5, РУ7, осваивая при этом технологию проектирования организации банков памяти и чередования адресов при построении памяти большого объема ,как средств повышения производительности работы системной памяти. Методическое пособие содержит темы для курсового проектирования ,вопросы для самостоятельного изучения и темы семинарских занятий .Это дает возможность выбора тем для курсового проектирования заранее. Перечень вопросов к экзамену и зачету и список дополнительной литературы также способствует более глубокому изучению материала дисциплины.

Лабораторная работа №1 «Исследование работы регистра сдвига» Краткие теоретические сведения. Цифровой логический уровень.

ЦЛУ является низшим уровень в многоуровневой организации вычислительных систем.

Задачей этого уровня является разработка и проектирование логических элементов, выполняющих элементарные логические операции и – не, и – или – не, на базе физических элементов: транзисторов, диодов, конденсаторов и т.д.

Элементарным элементом для построения более сложных структур (триггеров, дешифраторов, сумматоров, сдвигателей), которые являются основными узлами для построения сложных структур ЭВМ, является элемент «и – не». Этот элемент построен на базе диодно-транзисторной логики ДТЛ или транзисторно-транзисторной логики ТТЛ.

В ЭВМ 1-го поколения на электронных лампах в качестве инвертирующего элемента использовались триоды, которые в ЭВМ 2-го поколения были заменены транзисторами.

В современных ЭВМ используются БиС и СБиС. Но в основе их по-прежнему используются «классический вентель» и – не, на базе которых и проектируются вышеуказанные структуры.

Для понимания работы ЭВМ на цифровом логическом уровне рассмотрим в общих чертах работу элемента и – не в структуре ТТЛ (см. рис. 1.1.)

Рис.1.1.Базовый элемент И-НЕ ТТЛ логики.

В качестве логической сборки, выполняющей функции «и» используется многоэмиттерный транзистор Т₁. Функцию инвертирования выполняет Т₂. Данный элемент собран на транзисторах типа n-p-n.

Основное структурное отличие многоэмитерного транзистора (МЭТ) от обычного заключается в том, что он имеет несколько эмиттеров, расположенных таким образом, что прямое взаимодействие между ними исключается, что и позволяет реализовать функцию «и».

Рассмотрим работу схемы.

Как видно из схемы переход базы – эмиттер работает в режиме прямого смещения, а переход базы - коллектор в обратном.

При подаче хотя бы на один из ходов Х₁, Х₂, Х₃ сигнала низкого уровня будет открыт один из переходов Б-Э в многоэмиттерном транзисторе. Из-за малой величины сопротивления R_Б-Э. В прямом направлении U_Б ≡ 0,8.

Т₂, и значение тока Основной ток будет стекать во входящую схему через переход Б-Э в многоэмиттерном транзисторе. Ток, втекающий в базу Т₂ практически отсутствует, поэтому. напряжения Uб = 0,8 будет не достаточным, чтобы открыть переход Б-Э - коллектора будет равно обратному току коллектора в закрытом режиме, вследствие чего потенциал на базе Т₂ Uб=Iб * R_{Б-Эпрям.} ≡ 0 и Т₂ будет закрыт.

Так как транзистор Т₂ закрыт, то напряжение выходное

U_вых = Е_К – I_К ×R_К

Значение тока коллектора I_К ≡ 0,а Uвых будет иметь значение высокого

уровня близкого к источнику питания, т.е. данный режим будет реализован как

Y=X1X2X3

В случае всех единичных уровней на входах

Х₁ = Х₂ = Х₃ = 1

Эмитерные переходы Т₁ будут закрыты, вследствие чего положительный потенциал базы в T2 поднимется, потому что через прямой переход база-коллектор Т1 и прямой переход база- эммитер Т2 потечет ток, который откроет Т2 . Величина I_К будет максимальной, а U_вых = Е_К – I_К ×R_К≡ 0.

Выше рассмотренный вариант схемы «и-не» является упрощенным и не используется из-за низкой помехоустойчивости. Данный вариант схемы используется только в схеме с «общим коллектором» для реализации монтажного, или «по низкому уровню», а также для включения элементов индикации.

Принципиальная схема стандартного элемента, используемая в серии ТТЛ представлена на рисунке 1.2

Рис.1.2. Принципиальная электрическая схема логического элемента И-НЕ ТТЛ серии

Как видно из схемы (см. рис. 1.2.), при наличии на одном из входов низкого уровня Т₂ как и в предыдущем примере закрыт, потенциал U_БТ3 ≡ U_К, что приводит к его открытию и потенциал на Uвых= Eк_. т.к. нет цепи тока от источника питания на землю потому что транзистор Т₄ закрыт, из-за того, что Т₂ закрыт U_БТ4 ≡ 0

При наличии Х₁ = Х₂ = Х₃ = 1, Т₂ – открыт, Т₃ – закрыт, Т₄ – открыт, являясь в этом U_вых ≡ 0 случае приемником токов из входных цепей нагрузки.

Данную схему нельзя без дополнительной доработки использовать для объединения выходов для организации монтажа «или» по низкому уровню, (см. рис. 1.3.) т.к. в этом случае транзистор Т₄ в элементе U_вых ≡ 0 может выйти из «строя», т.к. в этом случае через этот транзистор потечет суммарный ток всех элементов, соединенных в монтаж «или» у которых Х_i1 × Х_i2 × Х_i3 = 0

Рис. 1.3.Схема недопустимого объединения выходов элементов для формирования ИЛИ по низкому уровню.

Для того, чтобы использовать данный вариант элемента для объединения по выходу «дополнительная доработка» заключается в дополнительном сигнале ОЕ – output Enable при подаче на вход которого ОЕ = 1, выходные транзисторы Т₃ и Т₄ переводятся в закрытое состояние. Таким образом элемент отключается от внешней схемы не оказывая влияния на работу других по другому организуя «обрыв» своего выхода.

Альтернативным решением объединения элементов по выходам является схема с общим коллектором (см. рис. 1.4.). Суть заключается в том, что «выходной» транзистор, управляемый входной логикой имеет «свободный» выход коллектора не подключенный к внутренним цепям элемента. Для обеспечения работы этот выход подсоединяется к внешнему сопротивлению R_К через который подсоединяется к источнику питания объединяя группу таких элементов и подсоединяя их к общему сопротивлению получаем схему монтажную «или» по низкому уровню.

Получим F=

Рис.1.4. Схема монтажного ИЛИ с общим коллектором.

Типовые элементы построены на стандартных элементах И-НЕ

Рис. 1.5. Схема RSтриггера

Рис. 1.6. Схема динамического DC триггера.

Рис. 1.7.Динамический DC триггер

На рисунке 1.7. представлена схема динамического DC триггера ,который устанавливается в зависимости от состояния сигнала на входе D по положительному фронту сигнала синхронизации. Два дополнительных входных триггера предназначены для этой цели. К моменту прихода сигнала синхронизации в зависимости от значения на входе D формируется Q2=0 или - Q1=0 по значению которых триггер T3 устанавливается в 1 или 0.

Регистром называется логическое устройство, используемое для хранения n-разрядных двоичных слов (чисел) и выполнения преобразований над ними. Он представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Регистры можно разделить по способы обработки информации на накопительные регистры (регистры памяти или хранения) и сдвигающие регистры. Сдвигающие регистры, в свою очередь подразделяются по способы выдачи информации на параллельные, последовательные и комбинированные регистры. Также сдвигающие регистры классифицируют по направлению передачи данных: однонаправленные и реверсивные.

В лабораторном стенде присутствует восьмиразрядный универсальный сдвиговый регистр К155ИР13 (Рис. 1.8.)

Рис. 1.8. Регистр К155ИР13

Каждая операция продолжается в регистре не более 20 наносекунд, то есть тактовая частота может превышать 25 МГц.

Синхронную работу регистру обеспечивают специальные входы выбора режима  и . Различные сочетания уровней на этих входах позволяют переводить регистр в режимы: хранения (), параллельной загрузки (), сдвига влево () и сдвига вправо (). Данные режимы могут активизироваться, только если на входе сброса   зафиксировано напряжение высокого уровня.

Кроме однотипных параллельных входов , первый и последний разряды регистра имеют дополнительные входы данных:  для определения освобождающегося разряда при сдвиге вправо и  для определения освобождающегося разряда при сдвиге влево.

При параллельной загрузке слово, подготовленное на входах , появится на выходах  после прихода на вход  положительного перепада следующего тактового импульса. Сдвиг осуществляется также по положительному перепаду на тактовом входе . Сброс у регистра К155ИР13 асинхронный. При подаче на вход  активного напряжения низкого уровня на выходах  фиксируются низкие уровни.

Таблица 1.1. Электрические параметры К155ИР13

1	Номинальное напряжение питания	5 В  5 %
2	Выходное напряжение низкого уровня	не более 0,4 В
3	Выходное напряжение высокого уровня	не менее 2,4 В
4	Помехоустойчивость	не менее 0,4 В
5	Входной ток низкого уровня	не более -1,6 мА
6	Входной ток высокого уровня	не более 0,04 мА
7	Ток короткого замыкания	-18...-57 мА
8	Потребляемая мощность	не более 609 мВт