Контрольные вопросы

1. Каким образом осуществляется перевод числа из одной позиционной системы счисления в другую?

2. Каким образом осуществляются арифметические операции в двоичной системе счисления?

3. На каких логических элементах строятся схемы шифраторов?

4. По какому принципу и на каких логических элементах строятся линейные дешифраторы?

5. Как построить полусумматор на логических элементах?

6. Как построить схему полного одноразрядного сумматора на базе схем полусумматоров?

7. Как осуществляется сложение и вычитание многоразрядных чисел в сумматоре?

8. Какие условные графические обозначения применяются для ГИС шифраторов, дешифраторов, мультиплексоров, демультиплексоров, полусумматоров и сумматоров?

Лабораторная работа № 10

Моделирование триггеров и регистров

Цель работы –приобретение практических навыков построения и исследования различных типов триггеров и регистров.

Рабочее задание

1 Домашнее задание

1.1 В соответствии с заданным вариантом (таблица 1) начертить схему электрическую функциональную асинхронного RS-триггера на логических элементах И-НЕ или ИЛИ-НЕ и временные диаграммы его работы.

Таблица 1

RS-триггер на логическом элементе	T-триггер на базе
	RS-триггеры	D-триггеры	Т-триггеры
И-НЕ	1-4	5-8	9-12
ИЛИ-НЕ	13-16	17-20	21-24

1.2 На базе RS-триггера построить двухтактныйRS-триггер, синхронныйRS-триггер, однотактныйD- иJK-триггеры и привести соответствующие им временные диаграммы и таблицы истинности.

1.3 Построить Т-триггер на базе двухступенчатых RS-, D- или JK-триггера в зависимости от номера варианта из таблицы 1. Привести временные диаграммы и таблицы истинности, поясняющие его работу.

1.4 Разработать и начертить схему электрическую функциональную и временную диаграмму четырехразрядного параллельного регистра на базе D-триггеров синхронизируемых фронтом для четных вариантов или на базеRS-триггеров, синхронизируемых фронтом для нечетных вариантов.

1.5 Разработать и начертить схему электрическую функциональную и временную диаграмму четырех разрядного регистра сдвига на базе на RS-триггеров, синхронизируемых фронтом, для четных вариантов или на базеD-триггеров, синхронизируемых фронтом, для нечетных вариантов.

2 Экспериментальная часть

2.1 Смоделировать различные типы триггеров, разработанные в п.п. 1.1-1.3 в среде Electronics Workbench. Подать на их входы с помощью ключей различные разрешенные кодовые комбинации. Синхровходы триггеров подключить к генератору слов WordGenerationв режимеSycle.

2.2 Получить временные диаграммы входных и выходных сигналов для всех смоделированных триггеров на экране логического анализатора LogicAnalizer.

2.3 Смоделировать параллельный регистр, разработанный в п. 1.4, в среде Electronics Workbench. Поочередно подать на входы D₀... D₃код, соответствующий четырем младшим разрядам двоичного числа, равного номеру вашего варианта, и код на единицу меньший с помощью соответствующих ключей. Подать синхроимпульса С с помощью генератора словWordGeneration, включив его в ручном режимеStep, и убедиться в правильной работе параллельного регистра по состоянию логических пробников на его выходах.

2.4 Смоделировать регистр сдвига, разработанный в п. 1.5, в среде Electronics Workbench. Для имитации работы схемы подключить ее синхровход к генератору слов WordGeneration, включив его в циклическом режимеSycle. Подать на входы D₀... D₃регистра код, соответствующий четырем младшим разрядам двоичного числа, равного номеру вашего варианта плюс три. Получить временные диаграммы входных и выходных сигналов сдвигающего регистра на экране логического анализатораLogicAnalizer.