Устройства Ввода- вывода

IРУУЛ с дкп U-

г

Дисковое ЗУ Q Ленточное ЗУ

Рис. 15.4. Способы и средства системной организации в ЕС ЭВМ. Струк­тура двухпроцессорного комплекса ВК2П46:

ВТМК иБЛМК — байт- и блок-мультиплексные каналы;АОП — адаптер опера­тивной памяти;РУУД иРУУЛ — разделенные устройства управления соответ­ственно дисковыми и ленточными ЗУ;ДКП — двухканальный переключатель;ПКФ — пульт конфигурации комплекса

(находится в общем регистре, указанном в поле /?₃ команды) и приказ (находится в полях Вг, команды). С помощью соответствующих приказов вызываемый процессор может быть установлен в состояние стоп или работа; в него может быть произведена начальная загрузка микропрограмм, могут быть вызваны экстренное внешнее прерывание и некоторые другие процедуры.

Синхронизация часов. В МПК должна быть едидая служба астроно-

мического времени, что достигается соответствующей синхронизацией часов процессоров путем одновременного изменения значений младших разрядов всех часов.

Общее поле памяти многопроцессорных вычислительных комплексов в ЕС ЭВМ реализуется либо с помощью многовходовых адаптеров моду­лей памяти, либо с помощью коммутаторов межмодульных связей (ком­мутаторов перекрестных связей). Так, например, в двухпроцессорном ВК на основе ЭВМ ЕС-1046 общее поле ОП (до 8 Мбайт) строится с ис­пользованием двухвходовых адаптеров основной памяти (АОП) (рис. 15.4) [68].

В ЕС ЭВМ на основе рассмотренных средств комплексирования можно создавать многомашинные комплексы, содержащие до четырех ЭВМ, причем каждая из них может быть двухпроцессорной.

Важным направлением повышения производительности ЭВМ и систем общего назначения является включение в их состав специализи­рованных процессоров, ориентированных на определенный круг задач. Примером является «матричный процессор» ^!, подключаемый через двух­байтный интерфейс ввода-вывода к блок-мультиплексному каналу. Про­цессор воспринимает и по-своему интерпретирует команды ввода-вывода и управляющие слова канала, при этом обеспечивается возможность параллельных вычислений в процессоре ЭВМ и матричном процессоре. Матричный процессор предназначен для выполнения над потоком вход­ных данных операций свертки, корреляции, преобразования Фурье, опе­раций над матрицами и векторами. В матричном процессоре при выпол- нении арифметических операций реализуется конвейерная обработка (совмещаются операции умножения, сложения с нормализацией, выдача результатов). ЭВМ ЕС-1046 в штатном составе имеет производитель­ность 1300 тыс. опсраций/с, а при подсоединении матричного процессора и решении задач с многократно повторяющимися действиями над груп­пой данных (например, матрицами) производительность возрастает до 30 млн. эквивалентных операций/с.

3. Многопроцессорные и многомашинные комплексы с общей шиной (СМ ЭВМ)

Организация межмодульных (и межмашинных) связей на основе общей шины является одним из распространенных спосо­бов построения многопроцессорных и многомашинных вычисли­тельных комплексов.

¹Здесь термин «матричный» отражает ориентацию этого специали­зированного процессора на решение задач матричной алгебры, а в § 15.5 этот же термин характеризует структуру многопроцессорной системы.

Общая структура многопроцессорной системы с общей ши­ной изображена на рис. 15.5. Входящие в состав системы про­цессоры, модули ОП, блоки управления периферийными.устрой­ствами (ВЗУ и устройствами ввода-вывода) подключены к од­ной общей шине, состоящей из линий, по которым передаются информационные и управляющие сигналы.

Одновременно через общую шину может передаваться ин­формация только между двумя устройствами, т. е. шина исполь­зуется подсоединенными к ней устройствами в режиме разделе­ния времени. Это является цричиной возникновения конфликтов, при которых несколько устройств претендуют на занятие шины. Наличие конфликтов на общей шине вызывает простои оборудо­вания и уменьшает производительность системы. Частоту воз­никновения конфликтов и потери из-за них производительности удается снизить, если наряду с общей доступной всем процессо­рам памяти иметь для каждого процессора небольшую местную (локальную) оперативную память, к которой процессор может обращаться непосредственно, минуя общую шину [26].

Из-за конфликтов в общей шине, снижающих производи­тельность системы, организация межмодульных связей на осно­ве общей шины не находит применения в МПС, ориентирован­ных на достижение высокой производительности. Однако общая шина широко применяется при построении многопроцессорных и многомашинных вычислительных комплексов, предназначен­ных для обеспечения повышенной надежности и живучести, необходимой производительности и пропускной способности при работе в режиме реального времени в различных системах уп­равления технологическими процессами, автоматизации экспе­риментов и испытаний и др. Применению шинной структуры способствует то, что в оборудовании этих комплексов широко используются малые и микроЭВМ, микропроцессорные средства, в которых реализованы различные модификации интерфейса «общая шина».

В СМ ЭВМ при построении на основе аппаратуры малых ЭВМ многопроцессорных и многомашинных комплексов с шин­ной структурой в качестве средств комплексирования (систем-

процессорныв Модули

модули памяти

фф-ф фф-ф

Шина межмодульных связей

Рис. 15.5. Многопроцессорные ВС с общей шиной межмодуль­ных связей

ййй-'di

Периферийные устройства

Рис. 15.6. Пример использования системных средств СМ ЭВМ — пере­ключателя шины (ПШ) и адаптера межшинной связи (АМС) для по­строения многомашинных и многопроцессорных комплексов:

Пр1, Пр2— процессоры;У СО— устройство связи с объектом управления;БПУ— быстродействующее печатающее устройство

ных средств) служат переключатель шины (ПШ) и адаптер межшинной связи (АМС) (рис. 15.6) [40, 56].

Переключатель шины. С помощью ПШ дополнительная об­щая шина ДОШ с подсоединенным к ней оборудованием может быть подключена к общей шине одного из двух процессоров комплекса или устанавливаться в отключенное состояние. До­полнительная общая шина допускает подключение любых устройств (модулей памяти, ПУ и др.), кроме процессоров.

После подключения ДОШ становится участком соответству­ющей общей шины комплекса и обмен с подсоединенным к ней оборудованием как программно-управляемый, так и с прямым доступом производится по обычным процедурам интерфейса общей шины.

Адаптер межшинной (межинтерфейсной) связи предназна­чен для осуществления быстрого доступа процессора и ПУ одно­го комплекса к памяти и ПУ другого комплекса. Здесь под ком­плексом понимается совокупность устройств, подключенных к одной общей шине.

Наличие АМС позволяет реализовать совместное решение комплексами задачи, иерархическую организацию обработки данных с обменом данных между главным и подчиненным ком­плексами, различные режимы резервирования оборудования.

Межмашинная связь с помощью АМС основана на автома­тическом преобразовании адресов в командах инициировавшего

межкомплексный обмен информацией «комплекса-задатчика: в адреса «комплекса-исполнителя». Это преобразование осуще ствляется с помощью окна интерфейса, представляющего co6oi фиксируемую при изготовлении комплекса часть неиспользуе мых им адресов. Размер окна ограничивает размер блока дан ных, передаваемых из одного комплекса в другой.

Адаптер позволяет производить обращение устройства одно го комплекса с помощью команд процессора через окно к устрой ствам другого комплекса для выборки команды, записи и считы вания данных, реализуемых в этом случае в другом комплекс» как передача с прямым доступом и выполнение запроса про граммного прерывания из другого комплекса.

Процессор задает область адресов, к которым через. сво< окно может обратиться другой комплекс, имеет возможност) запретить обращение из другого комплекса к устройствам своеп комплекса или только запретить запись в свои устройства, за претить прерывание от другого комплекса.

Входящий в состав АМС регистр исполнительного адреса (младши! его разряды носят название регистра смещения) содержит сформирован ный окном исполнительный адрес обращения к другому комплексу МладпЫе разряды этого адреса («смещение») берутся из адреса окна выставленного на своей шине комплексом — инициатором обмена а старшие — из регистра адреса «перемещения», устанавливаемого дру гим комплексом при подготовке обмена через окно.

Организация связи между комплексами через окна интерфейса по ясняется на рис. 15.7. Адресное пространство 0—64 К обоих комплек сов используется модулями памяти. Неиспользуемые 8 К адресов (64— 72 К) предоставлены для окна интерфейса (фиксируются при изготовле нии комплекса). При подготовке передачи комплекс-исполнитель за сылает перемещение в АМС, устанавливая таким образом связь окн* другого комплекса с областью своих адресов. Так, на рис. 15.7 первы»

Адреса

_УЧ_

OKHgZ

8К ГОК 2*К 3ZKWK49К 56К 6+К7ZK 80К век 9бК1МК11гК120КП8К

Ч 1 1 1 1 *■

«*-

ошг\—I—I—I—I—I—I—I—I-

1

Адреса подсоединенных модулей памяти

Г

Неиспользуемые

адреса

Адреса регистр од ПУ

-I—I—I—I—I—

0Ш11 1 Н

Н 1 1 1 1—н

вк юк гьк згк но к *вк 56 к bw^zkjbok век зек ючкткпоктк

Окно 1

Рис. 15.7. Организация межшинной связи через окно интерфейса

комплекс через свое окно связан с ПУ второго комплекса, а второй ком­плекс — через свое окно с областью 24—32 К памяти первого комплекса. Время преобразования адреса в окне составляет примерно 300 не.

Рассмотрим особенности процедуры выполнения процессором Пр2операции с использованием в качестве операнда слова с адре­сомАиз памяти первого комплекса. ПредварительноПр2устанавливает в АМСперемещение— группу старших разрядов адреса, задающих область памяти с адресом Л, и выдает команду чтения по адресу Л', Принадлежащему окну2.Выполняя эту команду,Пр2устанавливает наOU12 запрос на чтение по адресуА'.Окно 2 с помощью перемещения, предварительно установленногоПр2>трансформирует этот адрес в ад­ресАобласти памяти первого комплекса и выставляет наОШ1запрос прямого доступа. Запрашиваемая информация (слово) из адресаАпа­мяти первого комплекса передается во входной буферный регистр АМС. Затем это слово из выходного буферного регистра пересылается поОШ2в процессорПр2.

Аналогично одной командой выполняется передача блока информа­ции от одного комплекса другому. Например, для передачи в память первого комплекса блока данных с ЗУ на дисках второго комплекса процессор Пр1предварительно устанавливает перемещение для задания области своей памяти (24—32 К), куда будут записываться данные с ЗУД, и выдает наОШ1запрос на чтение по соответствующему адресу из области адресов своего окна. Окно / преобразует этот адрес в адрес регистраЗУДи выставляет наОШ2запрос прямого доступа для переда­чи блока данных сЗУДпо адресам окна 2, при этом адреса окна 2 пре­образуются в адреса области (24—32 К) памяти первого комплекса, установленной перемещением.

На одной ОШ может быть организовано несколько окон (выделено несколько областей неиспользуемых адресов) для связи с несколькими комплексами.

На рис. 15.6 показан пример использования ПШ и АМС для построения на основе оборудования СМ ЭВМ многомашинных управляющих вычислительных комплексов. В представленной структуре реализуются общее поле памяти и общее поле ВЗУ, двухпроцессорная параллельная обработка данных и резервиро­вание наиболее важных для управления объектом устройств — процессора, памяти, УСО и некоторых ПУ.

4. Особенности организации отказоустойчивых многопроцессорных вычислительных комплексов

Перспективы широкого применения построенных на основе микроЭВМ и микропроцессоров управляющих вычислительных устройств (УВУ) и комплексов (УВК) для управления в реаль­ном масштабе времени различными технологическими процесса-

ми и установками выдвигают на первый план проблему обеспе- * чения надежности их работы. Управляющие комплексы и устройства, работающие в составе различных АСУ ТП, до­лжны обеспечивать длительное достоверное (безошибочное) функционирование без остановки технологического процесса при сбоях и отказах в оборудовании УВУ и УВК. В ряде случаев предъявляются жесткие требования в отношении недопустимо- ^ сти перерывов или задержек в осуществлении УВУ и УВК управ­ляющих функций.

Указанную проблему призваны решать отказоустойчивые УВУ и УВКу т. е. устройства и комплексы, которые сохраняют £ работоспособность, при выходе из строя отдельных элементов, ; узлов или модулей.

Вопросам обеспечения отказоустойчивости уделялось дово­льно много внимания в рамках ЭВМ III поколения, и при этом получены определейные результаты; например, в составе ?ЕС ЭВМ и СМ ЭВМ созданы многомашинные и многопроцес­сорные комплексы (см. § 15.2 и 15.3), хотя ЭВМ ЕС, как, впро­чем, и машины СМ ЭВМ, сначала проектировались в основном ' для одномашинного и однопроцессорного режимов работы. Но- . вые возможности, связанные с небольшими размерами и сравни­тельно низкой стоимостью микропроцессорных и других БИС, J позволяют существенно продвинуться в этом направлении путем ^ создания ЭВМ и комплексов со специальной архитектурой, ори- ентированной на достижение отказоусточивости.

Основным принципом, на основе которого создаются отказо­устойчивые ЭВМ, системы и комплексы, является аппаратурная избыточность. В настоящее время определилось несколько на­правлений в организации отказоустойчивых вычислительных ^комплексов. При сравнении этих направлений следует учитывать гразмеры аппаратурной избыточности (хотя в ряде случаев это [может и не иметь определяющего значения), меру обеспечения «достоверности результатов обработки комплексом данных, сте­пень исключения влияния сбоев и отказов в аппаратуре на изме­нение временной диаграммы выдачи результатов обработки дан­ных на объект управления.

Надежность УВУ и УВК при необходимости длительного функционирования весьма сильно зависит от степени их при­способленности к техническому обслуживанию (в первую оче­редь от ремонтопригодности) в конкретных условиях эксплуата­ции. Этот показатель может в ряде случаев оказаться основным при выборе варианта построения отказоустойчивых УВУ и УВК.

Организация отказоустойчивого УВК (его структура, дина­мическое изменение конфигурации и т. п.) должна быть «про­зрачной» для пользователя в том смысле, что пользователь при взаимодействии с УВК и при подготовке и отладке программ для него должен воспринимать комплекс как обычную однопроцес­сорную ЭВМ с неизменной конфигурацией.

Отказоустойчивые УВК с автоматической реконфигурацией. Обычно функции (программы), реализуемые УВК, неравнознач­ны, и временная утрата некоторых второстепенных функций при сохранении основных жизненно важных допустима. Поэтому для таких УВК основной характеристикой надежности следует счи­тать не среднее время наработки на отказ, используемое для оценки надежности ЭВМ общего назначения, а вероятность сохранения на заданном интервале любой из основных функций вследствие отказов отдельных модулей системы. Эта вероят­ность может быть принята за меру живучести комплекса. Осо­бенности построения отказоустойчивых УВК с автоматической реконфигурацией описаны в [51].

Отказоустойчивость достигается введением избыточного оборудования и логической организацией, обеспечивающей при отказах в оборудовании автоматическую реконфигурацию систе­мы для сохранения жизненно важных функций, возможно, ценой утраты второстепенных. Системы, обладающие указанной спо­собностью, иногда называют «системами с элегантной деграда­цией».

Основными принципами построения отказоустойчивых ком­плексов на основе автоматической реконфигурации являются многоустройственность (в том числе многопроцессорность), об­щие поля процессоров; оперативной памяти, каналов и перифе­рийных устройств, динамическое распределение функций меж­ду однотипными устройствами.

Многоустройственность предполагает, что система должна содержать несколько экземпляров однотипных устройств (про­цессоров, модулей ОП, каналов и др.), при этом должна быть обеспечена избыточность устройств всех типов по отношению к минимальному набору, необходимому для выполнения жизнен­но важных функций.

Динамическое распределение функций означает, что про­граммы не привязаны жестко к процессорам, каналам и ПУ. Заранее неизвестно, какое из однотипных устройств будет вы­полнять данную функцию. Более того, работа может быть на­чата на одном, продолжена на другом и закончена на третьем устройстве.

Наличие общих полей устройств и динамического распреде­ления функций позволяет комплексу сохранять работоспособ­ность, пока имеется хотя бы по одному исправному устройству каждого типа.

Практическое осуществление отказоустойчивых УВК с авто­матической реконструкцией требует реализации рассматривае­мых ниже логических свойств.

Многосвязные интерфейсы позволяют многовходовым устройствам связываться друг с другом по независимым шинам.

Динамическое распределение (диспетчирование) программ. В ОП организуются очереди для программ (работ), имеющих различные уровни приоритета. Аппаратура выделяет среди про­цессоров кандидата на прерывание, которым является процес­сор, обрабатывающий программу наименьшего приоритета.

Аппаратура непрерывно сравнивает приоритет программы процессора — кандидата на прерывание с приоритетом про­грамм, находящихся в очередях. Если в очереди появляется программа большего приоритета, процессор-кандидат прерывает свою программу, заносит ее в очередь соответствующего приори­тета и начинает выполнять программу из непустой очереди наи­большего приоритета. Обработка прерванной программы бу­дет продолжена, причем необязательно на. том же процессоре, когда ее приоритет станет выше приоритета программы — канди­дата на прерывание. Следует обратить внимание на то, что здесь образуется общая очередь к освобождающимся процессорам.

Описанный механизм обеспечивает в каждый момент време­ни выполнение наиболее приоритетных программ на наличных исправных процессорах.

Системы автоматического контроля правильности работы устройства и диагностирования — см. гл. 12.

Иерархия рестартов (восстановлений) программ при сбоях и отказах. Для уменьшения потерь времени на восстановление программ после сбоев и отказов следует иметь возможность восстанавливать работоспособность программ на разных уров­нях: 1) сбои и отказы в ОП; б) сбои в процессорах и каналах; в) отказы в процессорах и каналах; г) сбои и отказы в перифе­рийных устройствах.

В ОП сбои и отказы исправляются с пдмощью самокорректи­рующего кода Хэмминга (см. гл. 42).

Микрокомандный рестарт. Средства контроля проверяют правильность каждой микрооперации, и при неправильном вы­полнении микрокоманда повторяется. Для микрокомандного рестарта необходимо, чтобы в процессе исполнения микроопера­ции сохранялись ее операнды. Это требует дополнительного оборудования (регистров и др.) и приводит к некоторому уменьшению скорости работы процессора.

Если при повторении микрокоманда выполнится правильно, обработка программ на устройстве продолжается. Если повторе­ние микрокоманды установленное число раз не дает правильного результата, фиксируется отказ.