Скачиваний:
60
Добавлен:
05.06.2015
Размер:
208.9 Кб
Скачать

Лекция 5.

Способы реализации автоматов.

Основные принципы построения схем. По принципу работы схемы подразделяются на синхронные, асинхронные и апериодические.

Синхронные схемы. Основной признак синхронных схем – наличие сигнала синхронизации. Синхросигналов может быть более одного.

Cхема часов Синхронизируемый каскад

Внешняя среда входы выходы

clock

блок

синхр-ции

преимущества

недостатки

Малое количество оборудования и малые затраты для проектирования

Сложные предварительные расчеты

Простота проектирования и использования схемы

Зависимость синхросигнала от внешних воздействующих факторов (ВВФ)

Не требуется особой квалификации разработчиков

Асинхронные схемы. Нет синхросигнала, сигналы идут в асинхронном поле.

преимущества

недостатки

Повышенная надежность схемы

Большие аппаратные затраты, примерно в 2 раза больше, чем в синхронных

Реальное быстродействие схемы

Тщательное проектирование, высокая квалификация разработчиков.

Контролепригодность

Апериодические схемы. Эти схемы характеризуются дополнительными сигналами, подтверждающими срабатывание.

преимущества

недостатки

Надежность схем

Высокие аппаратные затраты

Контролепригодность

Тщательность проектирования. Высокая квалификация разработчиков.

Примеры синхронных, асинхронных и апериодических схем.

Синхронные схемы.

1) RS-триггер, синхронизуемый уровнем.

R Q

&’ &’

&’ &’

S Q’

2) Проходной ключ на КМОП- транзисторах. В этой схеме используется синхросигнал в прямой и инверсной форме на входах 1 и 3. В современной схемотехнике этот элемент используется весьма часто, поэтому рассмотрим его модификациинемного подробнее. Электрическая схема и обозначение классического элемента показаны ниже. В данной схеме нет соединения с шинами питания.

Если представить таблицу истинности данной схемы с учетом возможных сочетаний входных переменных, получим вариант реализации схемы с Z-состоянием: логическая неопределенность состояния выхода, связанная с хранением на выходной емкости предыдущего логического состояния. Оба транзистора закрыты, на выходе высокий импеданс.

Номера узлов

1

3

2

4

Состояния

0

0

0/1

Не используется

0

1

0/1

Z-состояние, (R/R), неопределенность

1

0

0/1

0/1

1

1

0/1

Не используется

Соседние файлы в папке Конспекты лекций