
- •Предмет "Схемотехника" эвм. Используемые системы счисления и кодирования информации, обоснование выбора.
- •Способы представления информации в цифровых устройствах. Параметры электрических сигналов. Модель логического элемента. Технические характеристики. Уго по гост и iso.
- •Функции Алгебры Логики (фал). Способы задания функций. Понятие Базиса. Сднф, скнф. Переход из одного базиса в другой.
- •Задача минимизации фал. Правило склеивания. Основные тождества алгебры логики.
- •Минимизация фал методом Квайна Мак-Класки.
- •Графические методы минимизации фал.
- •Не полностью определенные функции. Минимизация не полностью определенных функций.
- •Постановка задачи, этапы анализа и синтеза комбинационных схем на аппарате фал.
- •Комбинационные схемы. Дешифратор. Увеличение разрядности дешифратора. Реализация фал на дешифраторе.
- •Комбинационные схемы. Мультиплексор. Увеличение разрядности мультиплексора. Реализация фал на мультиплексоре. Демультиплексор.
- •Сумматоры. Одноразрядный комбинационный полусумматор. Варианты реализации и их сравнение.
- •Сумматоры. Одноразрядный полный комбинационный сумматор. Построение полного сумматора из полусумматоров.
- •Сумматоры. Одноразрядный последовательностный сумматор.
- •Сумматоры
- •Многоразрядные сумматоры. Накапливающий сумматор.
- •Многоразрядные сумматоры. Комбинационный сумматор.
- •Многоразрядные сумматоры. Организация ускоренного переноса.
- •Схемы с памятью. Понятие дискретного Времени. Тактовый генератор.
- •Элементарная запоминающая ячейка. Два варианта реализации.
- •Триггер. Обобщенная схема произвольного триггера. Формальное описание.
- •Классификация триггеров. Понятие и способы синхронизации
- •Асинхронные и синхронные триггерные схемы. Двухступенчатые триггеры типа ms.
- •Триггер с динамическим управлением записью. Временная диаграмма.
- •Rs-триггер: функции, таблица и матрица переходов.
- •T-триггер: функции, таблица и матрица переходов. Способы снятия ограничения на длительность сигнала.
- •D-триггер: функции, таблица переходов.
- •Dv-триггер: функции, таблица и матрица переходов.
- •Jk-триггер: функции, таблица и матрица переходов.
- •Построение триггера с заданной таблицей состояний на базе rs (или dv, jk).
- •Регистры. Классификация. Уго регистров.
- •Регистры хранения и регистры сдвига. Реверсивный регистр.
- •Обобщенная схема регистра сдвига. Построение заданного регистра на базе триггеров rs (или dv, jk).
- •Счетчики. Классификация счетчиков. Понятие модуля пересчета и других характеристики.
- •Суммирующие и вычитающие счетчики. Временные параметры.
- •Реверсивный счетчик. Функция параллельной загрузки. Увеличение разрядности.
- •Проектирование синхронного счетчика с заданным набором состояний на rs (или dv, jk) триггерах.
- •Асинхронные счетчики. Построение счетчика произвольной разрядности. Организация цепей переноса в счетчиках.
- •Микросхемы памяти. Организация микросхемы памяти с произвольной выборкой. Временная диаграмма цикла записи/чтения. Мультиплексирование.
- •Запоминающая ячейка статического типа, устройство и принцип работы.
- •Запоминающая ячейка динамического типа, устройство и принцип работы.
- •Реализация фал на микросхеме памяти. Программируемая логика.
- •Программируемые логические интегральные схемы. Основные принципы построения плм.
- •Обобщенная структура плис fpga. Основные элементы, их назначение и принцип работы.
- •Плис fpga. Назначение и устройство clb.
- •Реализация логических функций в плис foga, lut - назначение и устройство.
- •Блоки ввода вывода Плис-iob, Теневая память. Программируемые соединения, psm.
- •Технология проектирования цифровых устройств на плис fpga. Основные этапы. На примере Xilinx Spartan.
- •Ассоциативная память. Организация, способ выборки, отличия от адресного зу.
- •Принцип кэширования при обращении к памяти. Организация, взаимодействия между процессором и озу.
Элементарная запоминающая ячейка. Два варианта реализации.
Элементарная запоминающая ячейка – это ячейка способная выполнить следующий набор функций:
Записать 1 бит информации
Хранить эту информацию
Дать возможность прочитать эту информацию
Запоминающая ячейка статического типа на полевых транзисторах.
Транзистор:
Биполярный (2 p-n перехода) – осуществляет управление токами.
Малыми токами Б (база) управляются большие токи.
Полевой транзистор (МОП, MOS).
Управление осуществляется полем (напряжением).
Элемент памяти – элемент для которого можно определить состояние «0» или «1» и обладающего способностью сохранять состояние во времени при отсутствии внешних воздействий.
Вариант реализации на элементах «стрелка пирса»:
R |
S |
Q(t) |
Q(t+1) |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
x |
1 |
1 |
1 |
x |
* x – запрещенное состояние
Вариант реализации на элементах «штрих шеффера»:
R |
S |
Q(t) |
Q(t+1) |
0 |
0 |
0 |
x |
0 |
0 |
1 |
x |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
* x – запрещенное состояние
Триггер. Обобщенная схема произвольного триггера. Формальное описание.
Триггером называется устройство с двумя устойчивыми состояниями
Триггер = запоминающая ячейка + комбинационная схема.
Условно графическое обозначение (УГО):
КС + RS триггер = любой триггер
Обобщенная схема:
Триггер = элементарная запоминающая ячейка.
Возможные переходы триггера:
0 –> 0 |
Комбинационная схема |
0 -> 1 | |
1 -> 0 | |
1 -> 1 |
Классификация триггеров. Понятие и способы синхронизации
Классификация:
Синхронизация:
С – вход синхронизации
Асинхронные и синхронные триггерные схемы. Двухступенчатые триггеры типа ms.
Асинхронный триггер – триггер, состояние которого определяется в каждый момент времени состоянием входов, т.е изменения входного сигнала непосредственно передаются на выход триггера
Синхронный триггер – триггер, в котором приём входной информации определяется моментом подачи импульса на вход синхронизации С.
Синхронный RS –триггер:
С (clock) – вход синхронизации. Если С=0, то состояние хранения.
Двухступенчатые синхронные триггеры обозначаются «ТТ» . Это триггеры типа «Master-Slave» или MS-триггеры.
MS-триггер:
При С=0 прием входной информации в первую ступень закрыт, а поскольку на синхронизирующий вход второй ступени благодаря инвертору поступает 1, то приём информации во вторую ступень открыт. Вторая ступень принимает информацию, хранимую в первой ступени триггера.
При С=1 первая ступень открыта, а вторая закрыта. Информация, находящаяся на логических входах двухступенчатого триггера принимается в первую ступень.
Достоинством двухступенчатого триггера является то что нет ограничения сверх на длительность импульса (как в одноступенчатых триггерах)
Недостаток: то что он более медленный чем одноступенчатый.
Для улучшения временных характеристик двухступенчатые триггеры делают с динамическим управлением, т.е. такие триггеры работают по перепаду сигнала С (синхроимпульс).