10. Комбинационные схемы. Мультиплексор. Увеличение разрядности мультиплексора. Реализация фал на мультиплексоре. Демультиплексор.

Комбинационные схемы — такие схемы, в которых значения сигналов на выходе определяется только входными переменными. Схемы такого рода, обычно, не имеют обратных связей. Памяти в таких схемах нет.

Полный мультиплексор

Сокращенный мультиплексор – когда информационных входов меньше, чем 2ⁿ.

Мультиплексор - коммутирующий элемент, который передает сигнал с одного из многих информационных входов на один единственный информационных выход под управлением селекторных (адресных, выбирающих) входов.

Логика работы - много в один.

Применение: коммутация, мультиплексирование.

Построим маленький мультиплексор:

. Если A0=0, то D0, если A0=1, то D1

Дополнение: Входы разрешения работы позволяют управлять устройством.

Логическая схема 4-х разрядного мультиплексора:

С использованием дешифратора:

Мультиплексор является базисом, причем он не требует дополнительных элементов.

Предположим, есть мультиплексор с n-адресными входами.

n - кол-во переменных, от которых зависит ф-я. 2ⁿ - кол-во входных наборов.

С входным программируемым набором (хранится в памяти). Функция меняется:

	a b c	F(abc)
0	0 0 0	1
1	0 0 1	0
2	0 1 0	1
3	0 1 1	0
4	1 0 0	1
5	1 0 1	1
6	1 1 0	1
7	1 1 1	0

Основные свойства:

1. Коммутация.

2. Реализуется простейшими наборами элементов (И, ИЛИ).

3. Базис – позволяет реализовать любую логическую функцию от n перемных = колучеству адресных входов).

Увеличение разрядности мультиплексора

1. Используется каскадирование и основан он на использовании входа разрешения E

2. Пирамидальное каскадирование. С использованием только мультиплексора.

Демультиплексор - схема дешифратора, при организации "из одного в многое". Демультиплексирование – обеспечение коммутации из одного входа в несколько.

Входы дешифратора несут нагрузку информационную - т.е. адрес передачи. В демультиплексоре: входы - адресы входов.

Задача демультиплексирования сводится к обеспечению коммутации "один-ко-многим". Решается с помощью дешифратора с входом E.

Ai E

1 E = E – будет передано на тот выход, на котором единица

11. Сумматоры. Одноразрядный комбинационный полусумматор. Варианты реализации и их сравнение.

Микросхемы сумматоров (английское Adder), как следует из их названия, предназначены для суммирования двух входных двоичных кодов, то есть выходной код будет равен арифметической сумме двух входных кодов.

Сумма двух двоичных чисел с числом разрядов N может иметь число разрядов (N + 1). Этот дополнительный (старший) разряд называется выходом переноса.

Помимо выходных разрядов суммы и выхода переноса, сумматоры имеют вход расширения (другое название - вход переноса) С для объединения нескольких сумматоров с целью увеличения разрядности. Если на этот вход приходит единица, то выходная сумма увеличивается на единицу, если же приходит нуль, то выходная сумма не увеличивается. Если используется одна микросхема сумматора, то на ее вход расширения С необходимо подать нуль.

Сумматоры

x_i – первое слагаемое

y_i – второе слагаемое

P_i-1 – перенос и предыдущего разряда

S_i – разряд сумм

q – основание системы счисления

P_i – перенос в следующий разряд

Сложение и сдвиг – 2 операции, которыми можно заменить все остальные.

Полусумматорами называют устройства с двумя входами и двумя выходами, на которых вырабатываются сигналы суммы и переноса согласно формулам (см. формулы ниже для 3 случаев).

Сложение по модулю 2. Таблица истинности.

X	Y	S(x,y)
0	0	0
0	1	1
1	0	1
1	1	0

Одноразрядный комбинационный полусумматор

УГО полусумматора:

Схема 1:

Нет обработки предыдущего переноса.

Схема 2:

Схема 3:

Реализация на элементе «стрелка Пирса».

Параметры:

1. однозначность элементов

2. простота реализации

3. быстродействие

4. тепловыделение