Добавил:
Upload
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Лекции по схемотехнике.pdf
X
- •Схемотехника ЭВМ
- •Сведения о дисциплине
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Цель и задачи дисциплины
- •Связанные дисциплины
- •Связанные дисциплины
- •Распределение часов
- •Модульный план (час.)
- •Схемотехника ЭВМ
- •Определения
- •Классификация элементов ЭВМ
- •Классификация элементов ЭВМ
- •Классификация элементов ЭВМ
- •Обозначения элементов
- •Обозначения элементов
- •Примеры функций элементов
- •Схемотехника ЭВМ
- •Статические параметры ЛЭ
- •Динамические параметры ЛЭ
- •Динамические параметры ЛЭ
- •Помехоустойчивость
- •Разветвление
- •Коэффициент разветвления
- •Функциональное назначение
- •Корпус DIP
- •Схемотехника ЭВМ
- •Базовый элемент ТТЛ
- •Расширитель
- •Расширитель
- •Расчет сопротивления
- •Элемент с тремя состояниями
- •Схемотехника ЭВМ
- •Транзисторный ключ с диодом Шотки
- •Базовый элемент серии К531
- •Базовый элемент серии К555
- •Схемотехника ЭВМ
- •Транзисторы МДП
- •Транзисторы МДП
- •Транзисторы МДП
- •Транзисторы МДП
- •Защита выводов КМДП-микросхем
- •КМДП-инвертор
- •КМДП-элемент ИЛИ-НЕ
- •КМДП-элемент ИЛИ-НЕ
- •КМДП-элемент И-НЕ
- •КМДП-элемент И-НЕ
- •Параметры КМОП
- •Выходные токи (561, 564, UИП=10В)
- •Задержки (561, 564, UИП=10В)
- •Потребление тока
- •Серия 1554
- •Серия 1554: входы и выходы
- •Серия 1554: подключение к ТТЛ
- •Схемотехника ЭВМ
- •Эмиттерно-связная логика
- •Базовый элемент ЭСЛ К500
- •Схемотехника ЭВМ
- •Классификация
- •Временная диаграмма (б. Шеффера)
- •Подавление дребезга контактов
- •Подавление дребезга контактов
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый T-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Комбинированный триггер
- •Динамическая синхронизация
- •Триггер ТМ2
- •Триггер ТМ2
- •Триггер ТМ2
- •Схемотехника ЭВМ
- •Классификация
- •Наращивание разрядности
- •Формальный метод синтеза регистра
- •Синтез резистра
- •Выбор триггера
- •Составление функций возбкждения
- •Выбор микросхем
- •Результат синтеза
- •Схемотехника ЭВМ
- •Классификация
- •Работа прямого счетчика
- •Обратный счет
- •Ускоренный перенос
- •Сквозной перенос
- •Параллельный перенос
- •Групповой перенос
- •Комбинационные схемы
- •УГО шифратора
- •Таблица истинности шифратора
- •Шифратор – логическая функция
- •Наращивание разрядности шифратора
- •Временная диаграмма (б. Шеффера)
- •Подавление дребезга контактов
- •Подавление дребезга контактов
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый T-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Комбинированный триггер
- •Динамическая синхронизация
- •Триггер ТМ2
- •Триггер ТМ2
- •Схемотехника ЭВМ
- •Структура операции умножения
- •Множительно-суммирующие блоки
- •Результат
- •Наращивание разрядности
- •Задержка
Расширитель
E
& 1
K
Расширитель |
|
|
|
+5В |
|
Rб |
K |
|
VT1 |
||
|
||
Вх1 |
VT2 |
|
|
||
Вх2 |
E |
|
Вх3 |
|
|
Вх4 |
|
|
|
VD1-4 |
|
Элемент с повышенной |
|
||
|
нагрузочной способностью |
|
||
|
|
|
|
+5В |
|
Rб |
Rк |
Rогр |
|
|
VT1 |
VT2 |
VT3 |
& > |
|
|
VT4 |
||
|
|
|
|
|
Вх1 |
|
|
|
|
Вх2 |
R1 |
R2 |
1,4В |
Выход |
|
||||
|
|
|
|
|
|
|
VT5 |
VT6 |
|
|
VD1-2 |
|
0В |
|
|
|
|
|
Элемент с открытым |
||
коллектором |
|
|
|
|
+5В |
Rб |
|
& |
VT1 |
VT2 |
|
|
|
|
Вх1 |
|
VT3 |
|
Выход |
|
Вх2 |
|
|
|
RЭ |
|
VD1-2 |
0В |
|
|
|
Применение элемента с
открытым коллектором
& Нагрузка +5В
& |
Нагрузка |
+12В |
|
Применение элемента с
открытым коллектором
+12В
K
SK
&
|
Монтажная логика: |
|
||
|
И по «1», ИЛИ по «0» |
|
||
|
|
+5В |
|
|
|
|
R |
|
|
& |
|
|
y |
|
|
|
|
|
|
. . . |
y |
|
|
|
+5В |
|
|||
|
|
|
||
& |
|
U1вх |
|
|
|
|
|
|
|
|
|
U0вх |
|
t |
|
|
CПАР |
tраз |
tзар |
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]