Глава 5. Озу.

5.1. Принципы работы озу.

Все операции происходят в основной памяти и процессоре. Это связано с тем, что перед обработкой процессором данных и программ они должны быть помещены в определенную область основной памяти. Некоторые программы и небольшие массивы данных могут находиться в памяти постоянно. Большинство из них помещаются в память только по мере необходимости, а затем отбрасываются (программы) или сохраняются в постоянной области хранения (данные), после чего занятое ими пространство снова становится доступным для новых программ и данных.

Основная память РС представляет собой комбинацию RAM (Random Access Memory – оперативной памяти), ROM (Read Only Memory – память «только для чтения» или ПЗУ) и вакантных областей, т.е. процессор способен к адресации пространства физической памяти фиксированного размера. Одни области этого пространства размещены на модулях RAM-памяти, другие – на микросхемах ПЗУ (ROM) или энергонезависимой NVRAM-памяти (non-volatileRAM).

Память является основным элементом любой ЭВМ. Элементы памяти в том или ином виде присутствуют в каждом конструктивном модуле РС.

Оперативная память – временная память, так как данные хранятся в ней только до выключения РС (см. [10]). Конструктивно память выполнена в виде модулей, которые можно заменять, дополнять, чтобы увеличить объём ОП. К данным, находящимся в ОП – RAM-памяти (RandomAccessMemory–памяти с произвольным доступом),CPUимеет непосредственный доступ, а к периферийной или внешней памяти (НГМД, НЖМД) – через буфер, являющийся также разновидностью ОП, недоступной пользователю. Время доступа к данным мало, а потому скорость обработки их велика.

Запоминание данных в ОП носит временный характер не только из-за питания, но и потому, что она является динамической, т.е. она должна периодически обновляться, так как информация здесь хранится на конденсаторе, а в нём есть ток утечки, что его разряжает, и информация теряется.

Чтобы не было потерь вынуждены проводить регенерацию памяти. Это означает, что CPUимеет доступ к данным вRAMтолько в течение циклов, свободных от регенерации. Здесь через определённые промежутки времени специальная схема осуществляет доступ (для считывания) ко всем строкам памяти. В эти моментыCPUнаходится в состоянии ожидания.

За один цикл схема регенерирует все строки динамической памяти (ДП).

Ячейки памяти организованы в матрицу, состоящую из 32 строк и 32 столбцов. Полный адрес ячейки данных включает два компонента – адрес строки и адрес столбца. Когда CPU обращается к памяти для чтения информации, на вход микросхем подаётся строб вывода данных OE(OutputEnable), затем подаётся адрес строки и сигналRAS(Row– адрес,Strobe– бит). Это означает, что каждая шина столбца соединяется с ячейкой памяти выбранной строки, адрес которой поступает по адресным линиям в дешифратор, который даёт номер строки.

Информация считывается со всей строки и помещается в буфер ввода/вывода. Затем с задержкой поступает сигнал CAS с адресом столбца (Column – адрес, Strobe – бит). Здесь при чтении данные выбираются из буфера ввода/вывода и поступают на выход ОП в соответствии с адресом столбца. Выходы регистра строки снова соединяются с общими шинами столбцов памяти, чтобы перезаписать считанную информацию из строки.

Если выполняется запись, то подаётся строб записи WE(WriteEnable), и информация поступает на соответствующую шину столбца не из буфера, а со входа памяти в соответствии с адресом столбца.

Количество линий ввода/вывода определяет разрядность ввода/вывода микросхемы.

Количество бит информации, которое хранится в ячейках каждой матрицы, называется глубиной адресного пространства Depth (Адрес, бит) микросхемы памяти. Общая ёмкость микросхем – это произведение глубины адресного пространства на количество линий ввода/вывода (разрядов).

При 1 Мбайт и 4 линиях ввода/вывода имеем:

1 Мбайт * 4 = 4 Мбайт и обозначаем хх4400, либо хх4401.

Основные характеристики DRAM приведены в табл. 2

Таблица 2

Основные параметры ОП

Тип памяти	Время доступа, нс	Время цикла обращения, нс	Скорость передачи через 1 линию, Мбайт/с	Тактовая частота системной шины, МГц
FPM DRAM	70 60 50	40 35 30	025 028 033	50, 60 66 66
EDO DRAM	70 60 50	30 25 20	033 040 050	50, 60 66 75, 83
SDRAM	70 60 50	15 12 10	066 080 100	66 83 100

На материнскую плату можно устанавливать элементы памяти различных фирм, но время доступа не должно отличаться более чем на 10 нс, а потому лучше использовать элементы памяти одной фирмы.

Микросхемы памяти объединены в модули: SIMM, DIMM, RIMM.

CPU взаимодействует через контроллер с банком памяти.

Количество модулей памяти для заполнения банков определяется отношением разрядности системной шины к разрядности модуля памяти.

Системная шина PC с CPU PentiumиPentiumII64-разрядная, поэтому 32-разрядныеSIMM-модули ставят в банки попарно, а 64-разрядный DIMM ставят один. Из-за пакетного способа обработки данных из памяти (по 64 бита или 32 бита) увеличилась скорость обмена данными.

Для сокращения простоев во время регенерации, данные, следующие друг за другом в ячейках памяти, помещают в различные банки, из которых CPU должен считывать данные попеременно. Это организовывает контроллер памяти, который логически объединяет 2 банка в один и распределяет адресное пространство так, чтобы соседние адреса были в разных банках.

В микросхемах SDRAM этот режим реализуется аппаратно на уровне микросхемы.

Метод разбиения памяти на страницы позволяет не повторять сигнал RAS для адреса строк выбираемых ячеек памяти с одной страницы, т.к. адрес строки неизменен.

Обычно память делится на страницы размером 512 байт и более. Кэширование памяти используется для ускорения доступа к данным, находящимся в RAM. Это достигается за счёт применения промежуточной быстродействующей памяти небольшой ёмкости (от 256 Кбайт до 2 Мбайт – буфер между CPU и RAM). Кэш-память синхронная и работает на частоте CPU, а потому нет циклов ожидания.