Вводый курс цифровой электроники (К.Фрике, 2003)
.pdfГлава 11. Сдвиговые |
регистры |
цифра 3. С ними устанавливается рабочее состояние «параллельная загрузка». Последовательно снабжены этой цифрой и входы Л, 5 , С, D, Через входы ESL (при сдвиге влево) и ESR (при сдвиге вправо) можно ввести сигнал последовательно. На изображении логическо го символа сдвиг влево обозначается цифрой 2, поэтому цифра 2 указана у входа ESL- В качестве последовательного выхода могут быть применены QA И QB-, В зависимости от выбора сдвига влево либо сдвига вправо.
ESR |
D ESL |
So-\\b
>1Ь
S^-^\p
|
& |
8c & & |
& & & |
& |
& & |
|
& |
Ч1Р |
ЧГР |
W |
Ч1Р |
|
|
>l |
>1 |
|
|
>1 |
|
|
U^.l t> |
|
|
|
|
|
|
CLK-A I Ь |
|
|
|
|
|
|
Clear-\ 1 Ь |
|
|
|
|
|
|
|
ID |
ID |
ID |
|
ID |
И |
|
t>Cl |
1>C1 . |
{>C1 |
P - |
1>С1 |
t> |
|
|
|
M R |
R |
||
|
|
|
Si? |
Qc |
|
QD |
Рис. 11.5. Структурная схема 4-битового двунаправленного параллельно загружаемого сдвигового регистра 74194.
I 1.2. Сдвиговый регистр с обратной связью
Сдвиговый регистр с обратной связью получают при присоединении отдельных выходов ступеней сдвигового регистра через логическую схему обратно ко входу. На рис. 11.6 показана принципиальная схема данного типа регистра. Функция сдвигового регистра описывается следующими уравнениями:
g - + i = / ( Q - Q r , Q r ) |
(11.4) |
|
QT' |
= QT |
(11-5 |
QT^ |
= QT |
(11.6 |
11.2.Сдвиговый регистр с обратной связью
Единственная степень свободы заключается в выборе функции f{QT^Q2^^QT)- Поэтому для каждого состояния возможно появле ние только двух различных последовательных состояний.
Втабл. 11.4 приведена таблица истинности сдвигового регистра
собратной связью и тремя блоками ЗУ, представленного на рис. 11.6.
Влевом столбце представлено содержание D-триггеров в момент времени т. В момент времени т + 1 в первом D-триггере находится значение функции, генерированное логической схемой. Значения Q^^ и Q2^ сдвигаются в оба следующих D-триггера 2 и 3.
m^Qi^.Qn
CLK
Р и с . 11.6. Принципиальная схема сдвигового регистра с обратной связью.
Таблица 11.2. Таблица истинности сдвигового регистра с обратной свя зью показанного на рис. 11.6.
\QT |
Q^ |
QT |
QT^' |
Q-+^ |
QT"-' |
|
|
0 |
0 |
0 |
/(0,0,0) |
0 |
0 |
|
0 |
0 |
1 |
/(0,0,1) |
0 |
0 |
|
0 |
1 |
0 |
/(0,1,0) |
0 |
1 |
|
0 |
1 |
1 |
/(0,1,1) |
0 |
1 |
1 |
1 |
0 |
0 |
/(1,0,0) |
1 |
0 |
|
1 |
0 |
1 |
/(1,0,1) |
1 |
0 |
|
1 |
1 |
0 |
/(1,1,0) |
1 |
1 |
|
1 |
1 |
1 |
/(1,1,1) |
1 |
1 |
Пусть, например, должна генерироваться следующая последо вательность содержаний регистра: 000, 100, 101, 001, 000 и т.д. С последовательного выхода As можно снять последовательность 000100010001. Следовательно, схема может быть применена как де литель частоты на 4. Альтернативно, различные сочетания содер-
Глава 11. Сдвиговые |
регистры |
I 1.2.2. Псевдослучайные последовательности
С помощью сдвигового регистра на последовательном выходе могут генерироваться двоичные числовые последовательности, имеющие такое распределение нулей и единиц, которое почти полностью со ответствует случайной двоичной числовой последовательности. Эти числовые последовательности называют псевдослучайными. Псев дослучайные последовательности имеют период и поэтому являются детерминированными. Псевдослучайные последовательности гене рируются с помощью обратного подсоединения последовательных выходов цепочки сдвигового регистра через дизъюнктивный вен тиль (вентиль с функцией «исключающие ИЛИ», exclusive NOR). На рис. 11.9 приведен пример ^\ля п = 7.
=1
|
|
Q2 |
|
ev |
Qy" |
|
|
|
|
||
ID |
ID |
ID |
ID |
ID |
ID —L_ ID |
1>С1 |
h>Cl |
г4>С1 |
|
Ь>С1 |
J > C 1 |
CLK
Рис . 11.9. Сдвиговой регистр для генерации псевдослучайной числовой по следовательности.
В зависимости от позиций контура обратной связи на последо вательном выходе As появляются последовательности с различной длиной. Особенно интересны варианты соединений обратной свя зи, при которых формируются числовые последовательности мак симально длинными периодами. Эти числовые последовательности с максимально длинными периодами называют М-последовательно- стями. Только они имеют псевдослучайные свойства. Период Р мак симально длинной случайной последовательности, которую можно получить из сдвигового регистра с длиной п-бит, составляет:
Р = 2^ - 1 |
(11.9) |
В процессе генерации псевдослучайных последовательностей це почка сдвигового регистра содержит все возможные двоичные чи сла, за исключением 0. Состояние О стабильно, но вследствие этого данное состояние не может выступать в качестве начального со-
ГЛАВА 12
АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА
12.1.Полный сумматор
вглаве 3 уже было приведено определение операции сложения двух двоичных чисел с учетом переноса. Логическая схема, которая про изводит это сложение, называется полным сумматором. Перенос из предыдущего разряда и оба слагаемых суммируются, после чего вы даются сумма и перенос к следующему разряду. Полный сумматор выполняет переключательные функции д^ля суммирующего выхода Fi и перенос (carty) к следующей ступени Сг+ь
Fi = -^ Сг-^ Xiyi V -^ CiXi-^ Уг V С-п ^i"^ yi V CiXiyi = Xi Ф yi iW Ci |
(12.1) |
Ci+1 = ХгУг V Ci {Xi V yi) |
(12.2) |
Полному сумматору для выполнения сложения необходимо вре мя, равное утроенному времени задержки вентиля tp^ t^^ = 3tp. Для переноса берутся в расчет два времени задержки: t^ — 2tp.
с, — |
|
S |
CI |
СО |
|
Xi |
Р |
|
у. __ |
Q |
i; • F. |
Рис . 12.1. Логический символ полного сумматора, действующего в соот ветствии с уравнениями (12.1) и (12.2).
12.2. Последовательный сумматор
Если должны быть просуммированы двоичные, например, четы рех разрядные числа, то в этом случае слагаемые могут быть под ведены к полному сумматору (full adder) с помощью двух сдвиговых регистров. Перенос промежуточно запоминается в ЗУ. После этого результат находится в сдвиговом регистре, соответствующем чи слу X. Суммирование проводится при каждом тактовом импульсе С.
Время, требуемое для сложения двух т-позиционных двоичных чисел составляет ттг-кратную величину по отношению ко времени, которое требуется для сложения чисел полному сумматору t^ = тШр.