17. Счетчик команд. Счетчик команд в микропроцессоре к580
Счетчик команд – это специализированный внутренний регистр микроконтроллера, в котором хранится адрес текущей выполняемой команды.
Этот регистр не доступен для программиста в том смысле, что не существует команд прямой записи или чтения его содержимого. Размер счетчика команд составляет для разных микроконтроллеров от 9 до 12 разрядов. Количество разрядов счетчика команд зависит от размера адресуемой программной памяти конкретного микроконтроллера. После сброса микроконтроллера в счетчик команд записывается ноль.
Затем процессор переходит в режим выполнения программы. В процессе выполнения программы счетчик всегда указывает на текущую выполняемую команду. При считывании кода команды значение счетчика увеличивается на один или два (в зависимости от длины команды).
Счетчик команд в МП К580 является 16-ти разрядным. Счетчик команд содержит номер ячейки ОЗУ, содержащей следующую команду. При считывании из счетчика команд номера ячейки команд содержимое счетчика увеличивается на 1.
18. Назначение входных и выходных сигналов уу в кр580
1. Сигнал «сброс» - устанавливает в счетчик команд в 0;
2. Сигналы Ф1 и Ф2 – тактовые, подается напряжение 12 В от специального генератора;
3. Пр – прием («1» значит, что микропроцессор принимает информацию от ШД);
4. Вд – выдача - входной инверсный сигнал, 0 на входе - МП выдает информацию на ШД;
5. ЗПр – запрос прерывания. Входной сигнал формируется при поступлении прерывания;
6. РПр – разрешение;
7. Зх–захват – входной сигнал, подаваемый внешними устройствами, поступает на МП, переводит выходные регистры адреса и буфер данных в высокоимпендантное состояние и прекращает выполнение программы. ШД, ШУ, ША управляют ВУ;
8. ПЗх – подтверждение захвата;
9. Гт – готов. Входной сигнал: ВУ готовы к обмену;
10. Ож – ожидание. Выходной сигнал.
19 Микропроцессорная система. Структурная схема микропроцессорной системы
МПС – специализированная информационная или управляющая система, построенная на основе МП средств, т.е. набора МП схем.
МП содержит: ПЗУ, ОЗУ, порт ввода, порт вывода, ША, ШД, ШУ.
Схема МП системы
20. Архитектура микропроцессорной системы. Интерфейсные схемы
Особенности МП устройств обработки информации - расширенные функциональных возможностей за счет использования аппаратных средств.
Аппаратные средства должны быть достаточно сложными и, как правило, программироваться для той или иной задачи.
Для обмена информацией с внешними устройствами служат порты (имеют сложный алгоритм работы)
Совокупность этих микросхем, а так же способ их соединения образуют архитектуру МП-системы, а сами микросхемы называются интерфейсными.
Основные интерфейсные схемы:
порты ввода/вывода (адаптер || интерфейса) KP580BB55
программированный контроллер прерываний (ПКП) KP580BB59
программированный таймер (ПТ) KP580BH53
универсальный синхронно-асинхронный приемопередатчик (УСАПП) KP580BB51A
программируемый контроллер клавиатуры и дисплея KP580BB79
21. Адаптер параллельного интерфейса (порт ввода/вывода параллельной информации). Структурная схема.
Структурная схема состоит из буфера данных, который соединяет ШД МП системы с внутренней ШД. (d0, .... ,d7) К внутренней ШД подключены 3 канала: А, В, С. Канал С разбит на два 4-ех разрядных канала, которые могут работать не зависимо. К выходам каналов А, В, С подключены ВУ. УУ обеспечивает требуемый режим работы, который устанавливается при его программировании за счет записи в регистр управляемого слова (РУС)
На входы УУ подают сигналы WR (запись) RD (чтение) из ШУ. Сигнал CS формируется дешифратором по адресу данного порта, А0 - A1 из ША, RST.
Порт состоит из 4 каналов (А, В, С и РУС). Выбор каждого из них происходит по сигналам на входах А0 и A1 при наличии сигнала CS и RD или WR в соответствии с таблицей.
|
А0 |
A1 |
Канал |
|
0 |
0 |
А |
|
0 |
1 |
В |
|
1 |
0 |
С |
|
1 |
1 |
РУС |
Всего в МПС можно включить 26=64 порта
Адреса портов
|
N порта |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
N |
64 |
|
Канал А |
00 |
04 |
08 |
0С |
10 |
14 |
18 |
... |
FC |
|
Канал В |
01 |
05 |
09 |
0D |
11 |
15 |
19 |
... |
FD |
|
Канал С |
02 |
06 |
0A |
0E |
12 |
16 |
1A |
... |
FE |
|
РУС |
03 |
07 |
0B |
0F |
13 |
17 |
1B |
... |
FF |
Организация интерфейса с раздельной шиной это способ включения портов, если входы устройства управления RD и WR подключены к сигналам RDI/0 и WRI/0 на ШУ. Обращение к портам происходит по 2-байтным командам OUT PORT и IN PORT с прямой адресацией.
Интерфейс с общей шиной: адрес порта выбирается по всем 16-ти разрядам к ША. При чем по А0 и A1 выбирается канал в порту. По остальным 14 адресам выбирается конкретный порт.
Выходы RD и WR в этом случае соединены с сигналами RDM и WRM, а обращение к порту ведется также как и к ячейкам памяти.