2 Автомати з пам’яттю

Автомати з пам’яттю (АП) –це такі дискретні пристрої, які крім логічних елементів містять елементи пам’яті.

АП забезпечують зберігання інформації, чого не могли виконати логічні елементи. АП складається з комбінаційної схеми та елементів пам’яті. Для зберігання інформації використовуються спеціальні елементи, які зберігають 1 біт інформації і називаються тригерами.

Найбільш відомими різновидами послідовних АП є синхронний автомат. Функціонування такого автомата визначається сигналами, що поступають від деякого незалежного джерела синхронізації сигналів,які в свою чергу визначають такти роботи. АП називаються багатотактними , тобто вони здійснюють перетворення інформації в окремі дискретні моменти часу. Дискретні моменти часу можуть задаватись ними зовнішніми подіями,якщо це так ,то,може бути реалізований асинхронний АП. В багатьох випадках дискретні моменти часу задаються від спеціального генератора синхронних імпульсів.

В залежності від способу формування вихідних сигналів АП діляться на 2 класа:

1.Автомати Міллі –вихідний сигнал у цих АП залежить від вхідних сигналів і внутрішнього стану на попередньому такті.

2.Автомати Мура –вихідний сигнал залежить лише від внутрішніх станів.

Способи задання синхронних автоматів:

1.Таблиці переходів і виходів.

2.Графи переходів і виходів.

Граф переходів –виходів представляє собою структуру,що складається з вершин ,і ліній ,що зєднюють вершини, які називаються дугами. Кожному внутрішньому стану відповідає своя вершина.

2.1 АП-1 двійковий лічильник з М=11

Лічильник – АП призначений для підрахунку імпульсів. Основним параметром лічильника є модуль N.

Етапи проектування лічильника:

1.Із заданого модуля визначаєм число тригерів. Число тригерів визначає розмірність кодів внутрішнього стану.

2.Скласти граф переходів- виходів.

3.Вибираєм тип тригера, будуємо функціональну таблицю лічильника, користуючись графом переходів- виходів і таблицею збудженості вибраного типа тригера.

4.Із функціональної таблиці отримуємо рівняння для функцій ,які описують вхідні сигнали виходів.

5.Вибрати базис для побудови лічильника, реалізувати схему лічильника, перевірити правильність її роботи.

Заданий лічильник з М=11, не робочі стани 2, 4,5,11,14.

Будуємо граф переходів- виходів

З графа переходів- виходів складаємо функціональну таблицю

Таблиця 2.1.1 Функціональна таблиця

t					t+1					тригери
Y1	Y2	Y3	Y4	Y1		Y2	Y3	Y4	Y		Y	Y	Y	Y	Y	Y	Y
0	0	0	0	0		0	0	1	1		~	1	~	1	~	0	1
0	0	0	1	0		0	1	1	1		~	1	~	0	1	~	1
0	0	1	0	0		0	1	1	1		~	1	~	~	1	0	1
0	0	1	1	0		1	1	0	1		~	0	1	~	1	1	0
0	1	0	0	0		1	1	0	1		~	~	1	0	1	1	~
0	1	0	1	0		1	1	0	1		~	~	1	0	1	1	0
0	1	1	0	0		1	1	1	1		~	~	1	~	1	0	1
0	1	1	1	0		0	0	0	0		1	1	0	1	0	1	0
1	0	0	0	1		0	0	1	~		1	1	~	1	~	0	1
1	0	0	1	1		0	1	0	~		1	1	~	0	1	1	0
1	0	1	0	1		1	0	0	~		1	0	1	1	0	1	~
1	0	1	1	1		1	0	0	~		1	0	1	1	0	1	0
1	1	0	0	1		1	0	1	~		1	~	1	1	~	0	1
1	1	0	1	1		1	1	1	~		1	~	1	0	1	~	1
1	1	1	0	1		1	1	1	~		1	~	1	~	1	0	1
1	1	1	1	1		0	0	0	1		0	1	0	1	0	1	0

З функціональної таблиці складаємо карти Карно.

Таблиця 2.1.2Карти Карно

Рівняння для функцій, які описують вхідні сигнали виходів.

Рисунок 2.1Схема двійкового лічильника з М=11

2.2 АП-2 чотирьохрозрядний регістр зсуву вправо

Регістр зсуву представляє собою схему зі зв’язаних між собою однобітних елементів памяті розміщених в одному корпусі.

Входи-виходи регістра зсуву організовані послідовно-паралельно.

Етапи структурного синтезу:

1.Складання графа переходів-виходів;

2.Визначення кількості тригерів;

3.Складання функціональної таблиці;

4.Отримання ФАЛ описуючих вхідні сигнали які подаються на входи тригерів ,а також ФАЛ для вихідних сигналів;

5.Складання схеми автомата з пам’яттю.

В даному курсовому проекті автомат з пам’яттю АП-2 чотирьох розрядний регістр зсуву вправо.

Будуємо функціональну таблицю

Таблиця 2.2.1 Функціональна таблиця

x	t					t+1					тригери
	Y1	Y2	Y3	Y4	Y1		Y2	Y3	Y4	Ys1		Yr1	Ys2	Yr2	Ys3	Yr3	Ys4	Yr4
0	0	0	0	0	0		0	0	0	1		~	1	~	1	~	1	~
0	0	0	0	1	0		0	0	0	1		~	1	~	1	~	1	0
0	0	0	1	0	0		0	0	1	1		~	1	~	1	0	0	1
0	0	0	1	1	0		0	0	1	1		~	1	~	1	0	~	1
0	0	1	0	0	0		0	1	0	1		~	1	0	0	1	1	~
0	0	1	0	1	0		0	1	0	1		~	1	0	0	1	1	0
0	0	1	1	0	0		0	1	1	1		~	1	0	~	1	0	1
0	0	1	1	1	0		0	1	1	1		~	1	0	~	1	~	1
0	1	0	0	0	0		1	0	0	1		0	0	1	1	~	1	~
0	1	0	0	1	0		1	0	0	1		0	0	1	1	~	1	0
0	1	0	1	0	0		1	0	1	1		0	0	1	1	0	0	1
0	1	0	1	1	0		1	0	1	1		0	0	1	1	0	~	1
0	1	1	0	0	0		1	1	0	1		0	~	1	0	1	1	~
0	1	1	0	1	0		1	1	0	1		0	~	1	0	1	1	0
0	1	1	1	0	0		1	1	1	1		0	~	1	~	1	0	1
0	1	1	1	1	0		1	1	1	1		0	~	1	~	1	~	1
1	0	0	0	0	1		0	0	0	0		1	1	~	1	~	1	~
1	0	0	0	1	1		0	0	0	0		1	1	~	1	~	1	0
1	0	0	1	0	1		0	0	1	0		1	1	~	1	0	0	1
1	0	0	1	1	1		0	0	1	0		1	1	~	1	0	~	1
1	0	1	0	0	1		0	1	0	0		1	1	0	0	1	1	~
1	0	1	0	1	1		0	1	0	0		1	1	0	0	1	1	0
1	0	1	1	0	1		0	1	1	0		1	1	0	~	1	0	1
1	0	1	1	1	1		0	1	1	0		1	1	0	~	1	~	1
1	1	0	0	0	1		1	0	0	~		1	0	1	1	~	1	~
1	1	0	0	1	1		1	0	0	~		1	0	1	1	~	1	0
1	1	0	1	0	1		1	0	1	~		1	0	1	1	0	0	1
1	1	0	1	1	1		1	0	1	~		1	0	1	1	0	~	1
1	1	1	0	0	1		1	1	0	~		1	~	1	0	1	1	~
1	1	1	0	1	1		1	1	0	~		1	~	1	0	1	1	0
1	1	1	1	0	1		1	1	1	~		1	~	1	~	1	0	1
1	1	1	1	1	1		1	1	1	~		1	~	1	~	1	~	1

Будуємо карти Карно для мінімізації ФАЛ відповідних входів тригерів.

Таблиця 2.2.2 Карти Карно

Для побудови регістру необхідно 4 тригера (кількість тригерів визначається за формулоюN= 2ⁿ ).

Рисунок 2.2Схема чотирьох розрядного регістра зсуву вправо