О

1. Системная шина

сновным узлом ЭВМ является центральный процессор, который управляет всеми устройствами, входящими в ЭВМ. Есть сопроцессор ввода/вывода, с помощью которого происходит обмен данными с ПУ (периферийными устройствами). Также сюда входят контроллеры различных устройств, блок синхронизации, контроллер прерываний, таймер, ОЗУ, ПЗУ и т.д.

3. Описание центрального процессорного устройства.

Мною была выбрана разрядность ЭВМ равная 32 бита. Причинами выбора послужило то, что 32 разрядные системы обеспечивают большее быстродействие, нежели 16 разрядные, а так же задание упрощается тем, что в курсе дисциплины « схемотехника » мы разработали ядро микро ЭВМ с разрядностью 32 бита.

В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ.

ЦПУ является основным блоком ЭВМ и состоит из:

- ОБ (операционный блок), в нём происходит обработка данных.

- МУУ (микропрограммное устройства управления) определяет порядок обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ.

ОБ:

ОБ выполняет логические, арифметические и сдвиговые операции с данными заданной разрядности 32 бита. В состав ОБ входит: АЛУ, файл регистров, блок логики сдвигов, статусный регистр для хранения слова состояния регистров. Для взаимодействия с шинами АВ и DB используются буферные регистры(регистр входных данных, регистр выходных данных и адресный регистр).

Для непосредственной реализации ПЦ в качестве АЛУ используется Am29332, в качестве регистрового файла Am29334.

Аm29332 состоит из приоритетного шифратора и группового 64-разрядного сдвигателя, который позволяет за 1 такт выполнять все виды сдвигов на любое число разрядов, вследствие чего не нужно реализовывать логику сдвигов отдельно. Эти устройства позволяют выполнять арифметические операции над числами с плавающей точкой.

АЛУ данной БИС выполняет также операции двоично-десятичной арифметики. В структуру Am29332 включен блок Q-регистра. Это позволяет поддерживать выполнение: операции умножения 32-разрядных чисел и деления.

МУУ:

Работа ЦП основана на принципе микропрограммного управления.

Устройство управления реализует управления ходом вычислительного процесса, обеспечивая автоматическое выполнение команд программы. Процесс выполнения программы в ВМ представляет собой последовательность машинных циклов.

Этапы цикла

1. Выборка команды из памяти

2. Формирование адреса следующей команды

3. Формирование исполнительного адреса операндов

4. Выборка операндов

5. Исполнение операции

Код операции из регистра команд поступает на ПНА. Преобразованный адрес с ПНА идет на секвенсор. Секвенсор выбирает источник адреса и выдает его на вход МПП. На выходах последней появляется микрокоманда и фиксируется в регистре микрокоманд. В момент, когда микрокоманда начинает выполняться, секвенсор формирует адрес следующей микрокоманды.

На границе инструкций контроллер прерываний при активном INT выдает инструкцию вызова прерываний. Далее все штатным образом: выполняется микропроцедура обработки прерывания, которая сохраняет словосостояние процессора, активирует INTA, получат вектор процессора, выполняет обработчик.

Для непосредственной реализации ПЦ в качестве секвенсора используется Am29331.

Рис 3. Структурная схема центрального процессора.

4. Система прерываний.

Прерывания представляют собой средство изменения последовательности выполнения команд и операций в ответ на внешние асинхронно происходящие события (запросы на прерывание).

Система прерываний выполняет ряд функций:

• организация вхождения в прерывающую программу;

• организация приоритетного выбора между запросами, поступающими одновременно;

• организация возврата в прерванную программу.

Реализация прерываний оказывает значительное воздействие на производительность и гибкость системы.

Система прерываний цепочечная на микро уровне.

Рис 3.Структурная схема системы прерываний.

Цепочечная структура прерываний характеризуется наличием единой линией запроса на прерывание, и линией подтверждения (INTA), проходящей через все источники прерываний и определяющей приоритеты прерываний в соответствии с порядком подключения устройств. Получив запрос, процессор переводит свой выходной буфер данных в третье состояние и выдает подтверждение по линии INTA, который проходит от одного устройства к другому, пока не достигнет инициатора прерывания, тем самым, разрешая этому устройству выставить на шине данных свой идентификационный номер (косвенный адрес обработчика прерывания). Данная структура характерна более низкими затратами как аппаратных, так и программных средств на реализацию, но недостаток состоит в том, что приоритет устройства фиксирован и определяется порядком подключения, а также сигнал Interrupt Acknowledge (INTA) распространяется с некоторой временной задержкой.

Прерывания на микропрограммном уровне отличаются коротким временем ответа, так как запрос на прерывание подается на вход секвенсора INTR, что означает возможность получения ответа по окончанию текущего микроцикла, если прерывания разрешены (сигнал INTEN = H), то INTA#L. Далее адрес возврата из прерывания сохраняется в стеке (возможна вложенность прерываний) и происходит переход к подпрограмме обработки прерывания по вектору.

Микропрограмма обработки прерывания должна сохранить все необходимые для дальнейшей работы регистры, PSW (слово состояния процессора). После завершения обработки прерывания адрес, на котором была остановлена прерванная микропрограмма, выталкивается из стека.