4.1. Исходные данные ___________

4.2. Введение __________________

3. Разработка структурной схемы ЭВМ, функциональной схемы КЭШ, алгоритма работы КЭШа_____

4.4. Заключение _______________________________________________

4.5. Литература___________________________________________________________________________

5. Перечень графического материала ___________________________________________________________

__Приложение 1 (Структурная схема ЭВМ)_______________________________________________________

__Приложение 2_(Функциональная схема КЭШ)___________________________________________________

Руководитель проекта (работы) _______________ _________Михашов А.И.______________

подпись, дата фамилия, инициалы

Задание принял к исполнению _________________ « ____ » _____________ _____ 2002 г.

подпись

2. Исходные данные Вариант: 11

Структура ЭВМ: Магистральная 2х шинная

Система прерываний: Последовательная макро

КЭШ: КЭШ адресный

Оперативная память: Сегментно-страничная (виртуальная)

Ввод\вывод: С отображением в памяти

Разрабатываемый блок, алгоритм: КЭШ, работа КЭШа

3. Введение

В данном курсовом проекте разрабатывается структурная схема гипотетической ЭВМ, функциональная схема отдельного блока и алгоритм его работы.В состав ЭВМ входят:

центральный процессор(центральное обрабатывающее устройство и микропрограмное устройство управления), оперативна память, блок синхронизации, система прерывания программ, таймер,

система ввода-вывода, монитор и клавиатура, накопитель на гибких магнитных дисках, «Винчестер».

ЭВМ – двухадресная, длина команды – переменная.

Разрядность ЭВМ – 16.

Емкость оперативной памяти – 1Мб.

4. Разработка эвм

1. Центральный процессор

Центральный процессор включает в себя центральное обрабатывающее устройство (ЦОУ) и

м икропрограмное устройство управления (МПУУ). На вход CLK поступают тактовые импульсы, синхронизирующие работу всех блоков системы (Блок Синхронизации).ЦОУ (или арифметико-логическое устройство ) содержит два внутренних регистра хранения операндов. МПУУ управляет работой системы через ряд регистров.

SM

CS

МПУУ

ES

DS

SS

IP

AH

AL

ЦОУ

BH

BL

CH

CL

DH

DL

SP

ФЛАГИ

BP

DI

SI

Регистры общего назначения:AX,BX,CX,DX. Регистры переадресации ES,CS,SS,DS.Адрес формируется суммированием двух 16ти-разрядных чисел.Выводы AD0-AD19 принадлежат шине адреса\данных. Таким образом, возможно непосредственно адресовать 1Мб памяти. Блок сегментных регистров совместно с сумматором реализуют сегментацию памяти (рассмотрено ниже).

Шине управления принадлежат следующие выводы:S0-строб адреса,S1-S6-управление работой шиной, задание сегментного регистра(в некоторых тактах работы),также они определяют текущее состояние микропроцессора, сигнал READY свидетельствует о готовности внешнего устройства к обмену информацией. С системой прерываний связаны следующие сигналы:

INT-общий запрос прерывания,INTA-линия подтверждения прерывания.

Входом сброса RESET производится остановка работы микропроцессора.

Вход SET – Запуск микропроцессора, его начальная установка и тестирование.